本周在火奴魯魯舉行的VLSI（超大規(guī)模集成電路）研討會上，三星首次分享了基于EUV技術(shù)的7nm工藝細節(jié)。EUV在半導(dǎo)體領(lǐng)域的應(yīng)用已經(jīng)研發(fā)了將近30年之久，終于在2018年看到曙光，三星稱風險試產(chǎn)年底啟動。考慮到風險試產(chǎn)到最終量產(chǎn)大約要維持1年的時間，所以年底和明年初的Exynos和驍龍芯片將暫時無緣7nm EUV。sLTesmc

三星此前已經(jīng)透露，和高通在合作10nm的改良版8nm，傳言首發(fā)會是驍龍730。sLTesmc

sLTesmc

關(guān)于三星的7nm EUV（極紫外光刻），就是使用波長13.5nm的紫外線（波長范圍是10~400nm）取代現(xiàn)在的193nm ArF（氟化氬）浸沒式光刻，從而使得晶體管更加精密。sLTesmc

ArF光刻機ASML（阿斯麥）和尼康都可以造，但是功率250W的EUV光刻機，全球就只有ASML（阿斯麥）提供的NXE-3400。技術(shù)指標方面，三星7nm EUV的柵極間距是54nm，鰭片間距是27nm，前者居然只是Intel 10nm的水平。sLTesmc

比較目前10nm LPP的驍龍845、Exynos 9810，三星7nm EUV的芯片面積將縮小40%。不過三星稱，新工藝晶體管的性能將比去年首秀時最多提升20%，功耗最多下降50%。sLTesmc

另外7nm EUV的好處還在于，比多重曝光的步驟要少，也就是相同時間內(nèi)的產(chǎn)量將提升。當然，這里說的是最理想的情況， 比如更好的EUV薄膜以減少光罩的污染、自修正機制過關(guān)堪用等。三星稱，7nm EUV若最終成行，將被證明是成本更優(yōu)的方案。sLTesmc

如今，三星已經(jīng)生產(chǎn)出基于7nm EUV的SRAM測試芯片，容量256Mb，大小0.0262平方微米。三星還透露，基于7nm的四核CPU、6核GPU都可以功能化運行了。由于臺積電號稱已經(jīng)投產(chǎn)第一代7nm CLN7FF，性能提升30%，功耗降低60%。不過，EUV需要等到CLN7FF+時導(dǎo)入，所以理論上蘋果A12無緣。sLTesmc

GF的7nm LP指標是柵極間距56nm，鰭片間距30nm，性能提升40%，功耗降低55%，預(yù)計將用在AMD Zen2處理器上。sLTesmc

（國際電子商情微信眾公號ID：esmcol，本文綜合新浪網(wǎng)，快科技等）sLTesmc

sLTesmc