在SK Hynix的72層(72L) TLC NAND閃存中，所謂的P-BiCS (Pipe-shaped Bit Cost Scalable)單元，是利用管線式(pipe)閘極鏈接每一個NAND字符串(NAND string)；從其布局可見，該芯片包含4個平面(plane)以及雙面字符線開關(guān)/譯碼器(two-sided wordline switches/decoders)。M0Jesmc
該內(nèi)存數(shù)組的效率約57%，是因為相對較大的內(nèi)存與其他周邊；而SK Hynix的36L與48L產(chǎn)品內(nèi)存數(shù)組效率則分別為67.5%與64.0%。此趨勢顯示SK Hynix應(yīng)該會為下一代芯片開發(fā)尺寸更小巧的設(shè)計。M0Jesmc
三星(Samsung)以及東芝/WD (Toshiba/Western Digital)的64L 3D TLC NANS裸晶，有超過65%的內(nèi)存數(shù)組效率；不過以上的內(nèi)存芯片尺寸以及功能則都差不多。M0Jesmc
M0Jesmc
各家64L與72L 3D NAND閃存單元數(shù)組效率比較 （來源：TechInsights）M0Jesmc
SK Hynix 72L NAND閃存的位密度為3.55 Gbits/mm2，高于Samsung/WD之64L芯片；而美光/英特爾(Micron/Intel)的64L 3D NAND芯片是4種解決方案中位密度最高的，主要是因為采用名為CuA (CMOS under the array)的獨特磚式(title)布局。M0Jesmc
M0Jesmc
64L與72L 3D NAND內(nèi)存芯片位密度比較 （來源：TechInsights）M0Jesmc
在3D NAND內(nèi)存單元架構(gòu)方面，SK Hynix芯片堆棧了總共82個閘極，包括選擇器(selector)與虛設(shè)字符線(dummy wordlines，DWL)；我們知道有72個閘極是用于主動字符線單元，而最上方的三個閘極則是用于源極與汲極的選擇器閘極(selector gates，SG)，剩余的7個閘極應(yīng)該是用于DWL以及隔離閘極(isolation gates)。M0Jesmc
在各家廠商的64L NAND組件中我們看到：M0Jesmc
? Samsung采用了總數(shù)71個閘極，其中有3個用于SG，4個用于DWL；M0Jesmc
? Toshiba/WD產(chǎn)品的閘極總數(shù)為73個，其中7個用于SG，2個用于DWL；M0Jesmc
? Micron/Intel產(chǎn)品的閘極總數(shù)為76個，其中2個用于SG，7個用于DWL。M0Jesmc
垂直單元效率計算方法，是主動字符線的數(shù)量除以垂直堆棧閘極的總數(shù)；其結(jié)果就是該3D NAND內(nèi)存單元架構(gòu)的流程效率。SK Hynix 72L產(chǎn)品的垂直單元效率為87.8%，Toshiba/WD的64L BiCS產(chǎn)品也是一樣；Samsung的64L產(chǎn)品效率則為90.1%，而Micron/Intel的64L產(chǎn)品效率則為84.2%，如下圖所示。M0Jesmc
M0Jesmc
64L與72L 3D NAND內(nèi)存產(chǎn)品的垂直單元效率 （來源：TechInsights）M0Jesmc
SK Hynix先前的36L與48L產(chǎn)品是采用單步驟蝕刻工藝來制作分別為43個與55個閘極總數(shù)的通道電洞(channel holes)；新一代的72L內(nèi)存單元則是采用兩步驟蝕刻工藝來制作通到電洞。在管線閘極上，較低的42個閘極以及較上方的40個閘極，分別是以兩個不同的蝕刻步驟形成。而狹縫(slits)與子狹縫(sub-slits)則是以單步驟蝕刻形成，工藝整合程序如下：M0Jesmc
管線閘極鑄模成形(下方部位)M0Jesmc
通道蝕刻(下方部位)M0Jesmc
犧牲層填入電洞；M0Jesmc
鑄模成形(上方部位)；M0Jesmc
通道蝕刻(上方部位)；M0Jesmc
犧牲層移除；M0Jesmc
通道成形。M0Jesmc
Micron/Intel的64L產(chǎn)品采用雙堆棧NAND字符串架構(gòu)，在上部與下部堆棧之間有一個平板(plate)；而SK Hynix的72L產(chǎn)品則是采用兩步驟蝕刻工藝，而非雙堆棧NAND字符串，工程師必須要嚴密控制工藝步驟，以避免上下部位的通道電洞未對齊；該電洞的尺寸在256 Gbit 72L產(chǎn)品約只有10納米。更多關(guān)于SK Hynix 72L NAND閃存的分析，請點此鏈接閱讀。M0Jesmc
編譯：Judith ChengM0Jesmc
(參考原文：Diving into SK’s 72-Layer NAND，by Jeongdong Choe；本文作者為Techinsights資深技術(shù)員)M0Jesmc
M0Jesmc
