當(dāng)摩爾定律(Moore's Law)被提出時，沒有人會想到芯片在速度達(dá)到了5GHz可能會開始熔化的問題，因此產(chǎn)業(yè)界并非不斷開發(fā)速度越來越快的芯片，而是開始打造多核心芯片──這充其量只是一種應(yīng)急的解決方案。
現(xiàn)在美國桑迪亞國家實驗室(Sandia National Labs)的研究人員發(fā)現(xiàn)了一種室溫電鑄(electroforming)技術(shù)，能從源頭解決芯片發(fā)熱的問題；該種制程使用銻鹽(antimony salts)以及鉍-銻(Bi-Sb)合金來控制晶向(crystal orientation)與晶體大小，單一制程的均勻度可望讓未來的CMOS芯片繼續(xù)提升速度。
制程產(chǎn)生的納米線直徑約70~75納米，長度數(shù)微米；從一開始的納米級多晶體結(jié)構(gòu)，演變?yōu)?~5微米尺寸的單晶體。主導(dǎo)技術(shù)開發(fā)的桑迪亞國家實驗室材料專家Graham Yelton表示，他設(shè)想了幾個在制造過程中將其熱電納米線嵌入芯片的方法："其中一個是從背面。"
Yelton與桑迪亞實驗室同事所開發(fā)的熱電納米線還有很多其他用途，例如用來包裹汽車的排氣管──但是在他們心目中的最佳應(yīng)用之一是用以冷卻半導(dǎo)體芯片，而且美國能源部(Department of Energy)也為此提供了贊助金。
raham Yelton與桑迪亞實驗室研究同仁開發(fā)了一種單電鑄技術(shù)，能強(qiáng)化芯片的散熱
嘗試以熱電納米線為芯片降溫
除了從芯片背面散熱──這是相對較簡單的方法，因為通常芯片背面沒有電路──Yelton也設(shè)定目標(biāo)，希望能從芯片頂部的鏈接點汲取熱量，而那也是芯片大部分的發(fā)熱源："低電阻與頂部的觸點，是我們的熱電納米線要邁向商用化之前，下一個要克服的障礙。"
芯片頂部的螺紋熱電納米線最厚的部分，會發(fā)展成絕佳的散熱觸點，而且不會干擾電氣功能；遺憾的是，桑迪亞實驗室的這項研究所費不貲，而且需要使用到大量超級計算機(jī)仿真，以及進(jìn)行反復(fù)實驗找出材料與裝配方法的最佳組合。
"我們需要資金來進(jìn)行這項工作，下一步是開發(fā)頂部觸點；之后的里程碑則是在關(guān)鍵應(yīng)用領(lǐng)域裝配該數(shù)組。"雖然已經(jīng)取得一些進(jìn)展，但Yelton表示熱電材料開發(fā)仍在起步階段，而且會在其特性更進(jìn)一步被了解之后取得更大幅度的性能提升。還需要了解的包括將數(shù)以百萬計的納米線均勻并排，統(tǒng)一晶體尺寸以提升效率，與更精確的晶向以提升能量流。
本文授權(quán)編譯自EE Times，版權(quán)所有，謝絕轉(zhuǎn)載
責(zé)編：Quentin
掃碼分享到好友
