根據(jù)Yole Développement最新的數(shù)據(jù)，2020年至2026年，先進(jìn)封裝市場(chǎng)復(fù)合年增長(zhǎng)率約為7.9%。到2025年，該市場(chǎng)營(yíng)收就將突破420億美元，這幾乎是傳統(tǒng)封裝市場(chǎng)預(yù)期增長(zhǎng)率(2.2%)的三倍。其中，2.5D/3D堆疊IC、嵌入式芯片封裝(Embedded Die, ED)和扇出型封裝(Fan-Out, FO)是增長(zhǎng)最快的技術(shù)平臺(tái)，復(fù)合年增長(zhǎng)率分別為21%、18%和16%。sBJesmc

sBJesmc

圖1 2020年至2026年，先進(jìn)封裝市場(chǎng)復(fù)合年增長(zhǎng)率 圖片來(lái)源：Yole DéveloppementsBJesmc

如何定義“先進(jìn)封裝”？

下圖呈現(xiàn)的是半導(dǎo)體封裝技術(shù)的“范式躍遷(Paradigm Change)”趨勢(shì)，其核心要義就是“封裝正從PCB向IC靠近”。一些新的技術(shù)與趨勢(shì)，例如異構(gòu)整合與多芯片(Chiplets)封裝、SiP取代SoC、TSV/FOWLP技術(shù)、2.5D/3D芯片堆疊，正成為“傳統(tǒng)封裝”與“先進(jìn)封裝”的主要差異點(diǎn)。 sBJesmc

sBJesmc

圖2 下一個(gè)半導(dǎo)體封裝模式的改變就在這里…… 圖片來(lái)源：CadencesBJesmc

Cadence公司產(chǎn)品市場(chǎng)總監(jiān)孫自君說(shuō)，目前來(lái)看，一方面，在最新節(jié)點(diǎn)上設(shè)計(jì)SoC需要龐大的工程團(tuán)隊(duì)，找齊所有必需的專家對(duì)系統(tǒng)和軟件公司來(lái)說(shuō)并不容易；另一方面，“并不是所有的應(yīng)用都需要SoC芯片”。以5G、汽車電子、物聯(lián)網(wǎng)設(shè)計(jì)中所需的模擬/射頻部分為例，其所占面積幾乎未受益于工藝尺寸縮小，65nm似乎是最佳的工藝節(jié)點(diǎn)。同時(shí)，USB/攝像頭/以太網(wǎng)等功能都需要針對(duì)新節(jié)點(diǎn)制程重新設(shè)計(jì)。sBJesmc

不過(guò)，以上這些是從生產(chǎn)制造角度出發(fā)得出的觀察，先進(jìn)封裝真正影響的，其實(shí)是設(shè)計(jì)者的思考模式與工作方法。原因有二：一是因?yàn)樾酒S(Foundry)與封裝測(cè)試廠(OSATs)都提供不同的先進(jìn)封裝解決方案，用戶選擇更多；二是制造商各自都在推動(dòng)不同的參考流程、PDK和ADK(組裝設(shè)計(jì)套件)供客戶選擇，產(chǎn)品開(kāi)發(fā)周期與良率都有改善。sBJesmc

sBJesmc

長(zhǎng)電科技董事、首席執(zhí)行長(zhǎng)鄭力sBJesmc

“在后摩爾定律時(shí)代，‘先進(jìn)封裝’一詞其實(shí)已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)封測(cè)字義范圍，走進(jìn)了‘集成電路芯片成品制造’這個(gè)重要產(chǎn)業(yè)階段。“長(zhǎng)電科技董事、首席執(zhí)行長(zhǎng)鄭力對(duì)記者表示，隨著芯片對(duì)功耗、散熱、系統(tǒng)性能(如數(shù)據(jù)傳輸速度、帶寬、延遲)和有效成本控制的需求越來(lái)越高，建立在傳統(tǒng)封裝基礎(chǔ)上的先進(jìn)封裝，由于能夠提升集成密度，特別是提升單位面積或體積內(nèi)輸入與輸出點(diǎn)數(shù)和異構(gòu)芯片集成，使得封裝體或系統(tǒng)的總體性能表現(xiàn)得以大幅提升。sBJesmc

sBJesmc

臺(tái)積電(中國(guó))有限公司總經(jīng)理&臺(tái)積電(南京)有限公司總經(jīng)理羅鎮(zhèn)球sBJesmc

盡管目前業(yè)內(nèi)普遍使用“先進(jìn)封裝”一詞來(lái)描述半導(dǎo)體產(chǎn)品從二維到三維發(fā)展，或者從單一芯片封裝到多個(gè)甚至多種芯片封裝在一起的狀態(tài)。但臺(tái)積電(中國(guó))有限公司總經(jīng)理&臺(tái)積電(南京)有限公司總經(jīng)理羅鎮(zhèn)球在接受《國(guó)際電子商情》采訪時(shí)卻指出，“科學(xué)技術(shù)是持續(xù)進(jìn)步的，所謂先進(jìn)也是相對(duì)的，特別是對(duì)日新月異的半導(dǎo)體產(chǎn)業(yè)而言。“sBJesmc

sBJesmc

英特爾院士、封裝研究與系統(tǒng)解決方案總監(jiān)Johanna SwansBJesmc

英特爾院士、封裝研究與系統(tǒng)解決方案總監(jiān)Johanna Swan也表達(dá)了類似的看法。她說(shuō)自己并不確定在“先進(jìn)封裝”與“傳統(tǒng)封裝”間是否存在一條明確的分界線，因?yàn)閮烧呤羌夹g(shù)進(jìn)步的連續(xù)體，“先進(jìn)封裝”只意味著它比之前的技術(shù)進(jìn)步了。未來(lái)，隨著封裝技術(shù)的連續(xù)性演進(jìn)，與之相配合的工具會(huì)變得更加復(fù)雜，需要整個(gè)生態(tài)系統(tǒng)一起朝前推進(jìn)，一起高效的不斷優(yōu)化，真正釋放“先進(jìn)封裝”的性能。sBJesmc

高速增長(zhǎng)背后的“推手”

從技術(shù)發(fā)展來(lái)看，在過(guò)去五十年中，晶體管尺寸不斷微縮，從微米級(jí)到納米級(jí)不斷進(jìn)步，但當(dāng)技術(shù)節(jié)點(diǎn)從16/12nm向3nm、2nm演進(jìn)，甚至跨過(guò)納米門(mén)檻后，先進(jìn)的邏輯技術(shù)能否繼續(xù)提供未來(lái)計(jì)算系統(tǒng)所需的能源效率，成為行業(yè)關(guān)心的重點(diǎn)。而從市場(chǎng)趨勢(shì)來(lái)看，過(guò)去十年中，數(shù)據(jù)計(jì)算量的發(fā)展超過(guò)了過(guò)去四十年的總和，云計(jì)算、大數(shù)據(jù)分析、人工智能、AI推斷、移動(dòng)計(jì)算，甚至自動(dòng)駕駛汽車都需要海量計(jì)算。sBJesmc

于是，不再是一條直線的IC技術(shù)發(fā)展路線，以及市場(chǎng)對(duì)創(chuàng)新解決方案的需求，將封裝技術(shù)推向了創(chuàng)新的前沿。在可預(yù)見(jiàn)的未來(lái)，現(xiàn)代的計(jì)算工作負(fù)載將推動(dòng)產(chǎn)品設(shè)計(jì)采用一種更為整體的方法，以便在系統(tǒng)級(jí)別進(jìn)行優(yōu)化，未來(lái)的電子系統(tǒng)將需要計(jì)算機(jī)架構(gòu)、晶體管器件和先進(jìn)封裝技術(shù)的共同創(chuàng)新。sBJesmc

sBJesmc

英特爾研究院副總裁、英特爾中國(guó)研究院院長(zhǎng)宋繼強(qiáng)sBJesmc

英特爾研究院副總裁、英特爾中國(guó)研究院院長(zhǎng)宋繼強(qiáng)表示，要解決算力增長(zhǎng)問(wèn)題，除了繼續(xù)通過(guò)CMOS微縮來(lái)提高密度之外，能夠?qū)⒉煌瞥?架構(gòu)、不同指令集、不同功能的硬件進(jìn)行組合的異構(gòu)計(jì)算，也已經(jīng)成為解決算力瓶頸的重要方式。而要實(shí)現(xiàn)異構(gòu)計(jì)算，先進(jìn)封裝技術(shù)在其中扮演了關(guān)鍵角色——不但能夠快速達(dá)到芯片需要的功耗、體積、性能的要求，降低成本，易于實(shí)現(xiàn)。同時(shí)，也能夠更好地提高芯片內(nèi)集成密度，且靈活度高、發(fā)展空間大。sBJesmc

芯片的小型化、輕薄化和芯片的高密度與多架構(gòu)融合，是兩個(gè)最具代表性的應(yīng)用案例。sBJesmc

隨著便攜式設(shè)備的興起，對(duì)于芯片的小型化要求也越來(lái)越高，需要把以前分散在板級(jí)的多顆計(jì)算芯片、存儲(chǔ)芯片、IO芯片進(jìn)行整合，而多維立體的先進(jìn)封裝技術(shù)，如2.5D和3D技術(shù)則能夠?qū)崿F(xiàn)更小的體積和更小的功耗。英特爾就曾實(shí)現(xiàn)將至強(qiáng)處理器、獨(dú)立顯卡GPU和HBM通過(guò)先進(jìn)封裝技術(shù)在板級(jí)實(shí)現(xiàn)了超級(jí)計(jì)算機(jī)的功能。sBJesmc

同時(shí)，隨著全球智能化的快速推進(jìn)，底層的數(shù)字基礎(chǔ)設(shè)施需要成倍甚至指數(shù)級(jí)的增長(zhǎng)，計(jì)算的類型也是多種多樣的，涉及整個(gè)數(shù)據(jù)的傳輸、處理和存儲(chǔ)，包含CPU、GPU、ASIC和FPGA的XPU架構(gòu)將逐漸成為主流，這也需要先進(jìn)封裝技術(shù)的加持。sBJesmc

在TI研究員Sreenivasan Koduri博士看來(lái)，先進(jìn)封裝是指那些能幫助半導(dǎo)體設(shè)備以極高的計(jì)算能力、通信帶寬、功率密度或精度運(yùn)行的創(chuàng)新封裝方法，采用先進(jìn)封裝的半導(dǎo)體可靠性不會(huì)受到影響且成本會(huì)更具優(yōu)勢(shì)。sBJesmc

“傳統(tǒng)的封裝解決方案最初是為一種非常不同的終端應(yīng)用開(kāi)發(fā)的，它不能根據(jù)當(dāng)前日趨多樣的系統(tǒng)應(yīng)用的性能、尺寸、成本或可靠性要求進(jìn)行擴(kuò)展。例如要將多核處理器與高密度存儲(chǔ)器集成在尺寸低至1mm x 1mm的狹小空間中，并提供超過(guò)95%的功效，實(shí)現(xiàn)高于 0.1%的傳感和信號(hào)精度，這在以前是很難想象的。“Koduri博士說(shuō)。sBJesmc

以汽車行業(yè)為例，以前的汽車系統(tǒng)普遍采用機(jī)械結(jié)構(gòu)，幾乎沒(méi)有任何電子器件，而當(dāng)今的汽車系統(tǒng)已經(jīng)越來(lái)越由半導(dǎo)體和電子器件所定義。在這些系統(tǒng)中，比如發(fā)動(dòng)機(jī)和制動(dòng)系統(tǒng)之間的可靠性需求，相比傳統(tǒng)汽車就存在顯著的不同。sBJesmc

另一個(gè)例子便是正在逐漸取代我們錢包的手機(jī)?，F(xiàn)在，PC、數(shù)據(jù)中心、通信樞紐節(jié)點(diǎn)、數(shù)字貨幣礦場(chǎng)或基因切片檢測(cè)儀等比早期的儀器具有更多的計(jì)算需求。隨著自動(dòng)駕駛汽車、自動(dòng)無(wú)人機(jī)和不斷增長(zhǎng)的人工智能的出現(xiàn)，未來(lái)將更加具有變革性。但如果沒(méi)有創(chuàng)新的先進(jìn)封裝解決方案，任何進(jìn)步都不可能實(shí)現(xiàn)。sBJesmc

其實(shí)從發(fā)展必要性出發(fā)，先進(jìn)封裝的優(yōu)點(diǎn)是顯而易見(jiàn)的：sBJesmc

• 新的先進(jìn)封裝可以跨過(guò)技術(shù)瓶頸。因?yàn)槔眯鹿?jié)點(diǎn)生產(chǎn)，其光罩尺寸相關(guān)的設(shè)備需求不容易滿足，生產(chǎn)成本大幅提升，晶體管持續(xù)小型化的經(jīng)濟(jì)效益不突出。
• 并非每個(gè)邏輯功能(IP)都需要相同的工藝節(jié)點(diǎn)。所以通過(guò)小芯片(Chiplet)的形式，利用IP模塊化方法設(shè)計(jì)新SiP，實(shí)現(xiàn)異構(gòu)整合，會(huì)比SoC更有優(yōu)勢(shì)。
• 傳統(tǒng)IC封裝設(shè)計(jì)周期長(zhǎng)，需要預(yù)定義/固定的機(jī)械結(jié)構(gòu)，解決熱、電、電磁的方法雖然較容易，但速度與運(yùn)算效能不容易提升。
• 最新的2.5D/3D-IC、FOWLP封裝技術(shù)，正在進(jìn)行的關(guān)于Chiplet標(biāo)準(zhǔn)交換格式的討論，如AIB、BoW、HBM等，都有助于下一代多芯片或異構(gòu)整合(Heterogeneous Integration，HI)設(shè)計(jì)所需的電路板設(shè)計(jì)開(kāi)發(fā)，對(duì)于人才的招募與專業(yè)知識(shí)積累也較容易。

sBJesmc

Cadence公司產(chǎn)品市場(chǎng)總監(jiān)孫自君sBJesmc

在孫自君看來(lái)，先進(jìn)封裝是電子產(chǎn)品設(shè)計(jì)公司為了讓最終產(chǎn)品增加價(jià)值，并與競(jìng)爭(zhēng)對(duì)手實(shí)現(xiàn)差異化以創(chuàng)造額外價(jià)值的手段。設(shè)計(jì)者如何選擇封裝解決方案取決于最終產(chǎn)品外形與成本因素，PPA(功耗、性能、單位面積成本)、生產(chǎn)制造、成本、良率、如何與市場(chǎng)需求掛鉤，是他們最為關(guān)注的技術(shù)演進(jìn)方向。sBJesmc

因此，對(duì)物聯(lián)網(wǎng)、大數(shù)據(jù)和可穿戴設(shè)備來(lái)說(shuō)，由于更重視產(chǎn)品本身的性能、功耗、成本、小型化，所以普遍選擇SiP、2.5D封裝；手機(jī)、車載解決方案需要大量算力，也要考慮迭代與上市時(shí)間，所以高密度的再分布層(Re-Distribution Layer，RDL)與FOWLP是主流；人工智能(AI)、HPC更考慮效能與堆疊RAM，所以2.5D/3D-IC技術(shù)更為適合。sBJesmc

亟待解決的挑戰(zhàn)

2.5D/3D封裝技術(shù)是“先進(jìn)封裝”的核心，提升互聯(lián)密度和采用Chiplet設(shè)計(jì)是兩條驅(qū)動(dòng)“先進(jìn)封裝”發(fā)展的技術(shù)路徑。盡管一些頭部企業(yè)已經(jīng)成功實(shí)現(xiàn)了3D Chiplet設(shè)計(jì)，但可以預(yù)見(jiàn)的是，在先進(jìn)封裝的演進(jìn)過(guò)程中，仍有大量亟待克服的挑戰(zhàn)。sBJesmc

鄭力表示，從國(guó)內(nèi)產(chǎn)業(yè)鏈發(fā)展情況來(lái)看，只有制造業(yè)本身的向前發(fā)展是遠(yuǎn)遠(yuǎn)不夠的，與之配套的裝備產(chǎn)業(yè)、材料產(chǎn)業(yè)同樣需要得到跨越式發(fā)展。“先進(jìn)封裝對(duì)材料，特別是高端基板材料和晶圓級(jí)封裝材料，以及化學(xué)機(jī)械拋光(CMP)和倒裝封裝(Flip-chip)設(shè)備的需求和要求都在不斷增加，這需要材料、設(shè)備(包括測(cè)試)和工藝三方的緊密合作與努力。同時(shí)，我們還要密切關(guān)注從系統(tǒng)、芯片、封裝到產(chǎn)品測(cè)試的共同設(shè)計(jì)和協(xié)同合作，以及對(duì)Chiplet的理解與實(shí)際應(yīng)用。”他說(shuō)。sBJesmc

宏觀來(lái)看，先進(jìn)封裝未來(lái)面臨的挑戰(zhàn)應(yīng)該與我們?cè)?jīng)在邏輯工藝節(jié)點(diǎn)演進(jìn)過(guò)程中遇到的挑戰(zhàn)是類似的，如何提升互連密度即為一例。眾所周知，目前的互連一般包括集成電路的片內(nèi)互連和異構(gòu)系統(tǒng)集成中的片外互連。在互連設(shè)計(jì)中，幾何尺寸(寬度、厚度、間距、長(zhǎng)寬比、節(jié)距)、材料、工藝控制和設(shè)計(jì)布局都對(duì)互連功能、性能、功率效率、可靠性和制造良率至關(guān)重要，原料、生產(chǎn)設(shè)備、制造工藝以及EDA工具的研發(fā)配合等缺一不可。sBJesmc

至于未來(lái)趨勢(shì)，羅鎮(zhèn)球指出，先進(jìn)封裝的出現(xiàn)是為了提升系統(tǒng)性能，有效的把不同類型的芯片連在一起，除了先進(jìn)封裝技術(shù)自身的不斷優(yōu)化提升外，與晶圓工藝、電路板技術(shù)和系統(tǒng)級(jí)產(chǎn)品的配合，甚至對(duì)整個(gè)產(chǎn)業(yè)生態(tài)環(huán)境以及產(chǎn)業(yè)鏈的各環(huán)節(jié)都提出了要求，要在各自的技術(shù)迭代中開(kāi)始考慮先進(jìn)封裝的可能影響以及搭配使用，先進(jìn)封裝的發(fā)展絕對(duì)需要全產(chǎn)業(yè)鏈的協(xié)同配合才能展現(xiàn)其最大的價(jià)值。sBJesmc

“極致的異構(gòu)集成，就是將越來(lái)越小的IP和越來(lái)越小的區(qū)塊集合在一起，這是封裝技術(shù)的未來(lái)趨勢(shì)。“宋繼強(qiáng)強(qiáng)調(diào)稱，先進(jìn)封裝的挑戰(zhàn)來(lái)自多方面。例如在設(shè)計(jì)層面，與傳統(tǒng)“Fabless設(shè)計(jì)—標(biāo)準(zhǔn)性能庫(kù)—晶圓代工—普通封裝”流程不同，未來(lái)功能多、體積小、能耗低設(shè)備比拼的重點(diǎn)，是要有更好的組合能力，3D封裝顯然是提升產(chǎn)品附加值的首選方案。這樣，一些原來(lái)只在后端或是封裝階段才需要考量的指標(biāo)，就要前移至前端設(shè)計(jì)中，一些原本清晰明確的工作流程可能會(huì)變得模糊。sBJesmc

孫自君對(duì)此進(jìn)行了進(jìn)一步的闡述。他認(rèn)為，無(wú)論利用硅通孔(TSV)、2.5D、RDL還是中介層(Interposer)的方法，都需要解決兩個(gè)問(wèn)題：一是系統(tǒng)互連，二是驗(yàn)證。未來(lái)的設(shè)計(jì)環(huán)境，需要有透通能力，同時(shí)具有IC設(shè)計(jì)、封裝設(shè)計(jì)、系統(tǒng)設(shè)計(jì)與多物理分析驗(yàn)證的能力，這不僅是工具的整合，更是流程的交互設(shè)計(jì)與資料溝通的標(biāo)準(zhǔn)化，并且從系統(tǒng)的視野來(lái)解決設(shè)計(jì)者的問(wèn)題。sBJesmc

sBJesmc

TI研究員Sreenivasan Koduri博士sBJesmc

Sreenivasan Koduri博士則指出，2.5D和3D封裝正在改變基于CMOS的計(jì)算處理器，但必須注意的是，這只是半導(dǎo)體的一個(gè)方面。模擬、存儲(chǔ)器、電源、傳感和通信應(yīng)用也出現(xiàn)了類似的變革，在這些情況下，挑戰(zhàn)和解決方案各不相同。但是，它們也有一些共同點(diǎn)，包括需要小型化、更高的能效、更低的成本和更高的可靠性。sBJesmc

“八仙過(guò)海，各顯神通”

在先進(jìn)封裝的市場(chǎng)爭(zhēng)奪中，OSAT企業(yè)、晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中，且斥資巨大。這些不同類型的企業(yè)對(duì)“先進(jìn)封裝”概念的理解，以及由此產(chǎn)生的技術(shù)/產(chǎn)品布局，存在著較大的差異性，大體上可分為兩類：sBJesmc

第一類是以O(shè)SAT, 晶圓代工廠，IDM為代表，其中OSAT以基板或凸塊(Bump)為基礎(chǔ)發(fā)展靈活的多產(chǎn)品組合，并推動(dòng)晶圓后續(xù)制程的線寬/線距持續(xù)演進(jìn)；晶圓代工廠及IDM的優(yōu)勢(shì)還是在于能提供完整的設(shè)計(jì)及晶圓制程以適配先進(jìn)封裝。第二類是Fabless和EDA公司，他們均與封裝設(shè)計(jì)相關(guān)，EDA工具廠商的優(yōu)勢(shì)在于提供更完整的設(shè)計(jì)流程、設(shè)計(jì)工具，方便Fabless公司更快的完成產(chǎn)品設(shè)計(jì)，縮短上市時(shí)間。不過(guò)，盡管路徑不同，但他們對(duì)先進(jìn)封裝的目標(biāo)是一致的，都追求實(shí)現(xiàn)更小尺寸，更小的線寬、線距，為高性能產(chǎn)品提供出色的散熱性能。sBJesmc

“毫無(wú)疑問(wèn)，封裝是半導(dǎo)體發(fā)展關(guān)注的前沿領(lǐng)域。雖然Fin-FET被認(rèn)為是CMOS晶體管發(fā)展最大的進(jìn)步之一，但在封裝方面沒(méi)有哪個(gè)單獨(dú)的創(chuàng)新可以真正改變規(guī)則。” Sreenivasan Koduri博士的看法是，封裝的進(jìn)步是多個(gè)方面創(chuàng)新的集合，并且有時(shí)需要階躍函數(shù)式的進(jìn)步，以及多方面的提升。因此，OSAT企業(yè)、晶圓廠、EDA工具廠商、IDM、材料供應(yīng)商和設(shè)備制造商這所有的合作伙伴及利益相關(guān)者都可以發(fā)揮作用，以共同應(yīng)對(duì)挑戰(zhàn)和變化。sBJesmc

鄭力指出，封測(cè)領(lǐng)域向前發(fā)展的路徑之一就是從晶圓級(jí)封裝向2D/2.5D/3D多維封裝前進(jìn)，這一過(guò)程中，離不開(kāi)晶圓廠的支持。從封測(cè)廠角度來(lái)看，這樣的合作對(duì)晶圓級(jí)封裝不僅沒(méi)有負(fù)面影響，反而有著非常積極的推動(dòng)、幫助和支持作用。也只有雙方協(xié)同配合，才會(huì)加速晶圓級(jí)封裝向更加廣泛的應(yīng)用和更加深度的技術(shù)創(chuàng)新領(lǐng)域發(fā)展。sBJesmc

目前來(lái)看，此輪“先進(jìn)封裝”的主要投資都投向了晶圓代工廠與OSAT企業(yè)，意在解決制程設(shè)備與工藝問(wèn)題，雙方都有過(guò)往投資設(shè)備的優(yōu)勢(shì)，不同之處在于晶圓代工廠從高精度向下推進(jìn)，OSAT企業(yè)則向整合度更高突破，誰(shuí)能先一步完成資源整合，誰(shuí)就能取得市場(chǎng)優(yōu)勢(shì)。sBJesmc

孫自君說(shuō)，EDA廠商與IC設(shè)計(jì)企業(yè)有著相同的目標(biāo)，就是解決規(guī)劃與連接問(wèn)題，提出的方案要更完整，更貼近IC設(shè)計(jì)人員的需求，解決包括面對(duì)不同產(chǎn)品應(yīng)用，哪種流程最適合設(shè)計(jì)、頂層設(shè)計(jì)(Top level)聚合和管理；對(duì)先進(jìn)多芯片IC封裝進(jìn)行專門(mén)的測(cè)試和確認(rèn)；跨域電氣/熱建模在內(nèi)的一系列技術(shù)問(wèn)題。sBJesmc

先進(jìn)封裝前進(jìn)到了哪里？

長(zhǎng)電科技

在異構(gòu)集成技術(shù)賽道里，長(zhǎng)電科技不斷換擋提速，面向Chiplet異構(gòu)集成應(yīng)用推出了XDFOITM全系列的解決方案，包括2D/2.5D /3D chiplet等，可靈活實(shí)現(xiàn)異構(gòu)集成。相比2.5D TSV封裝，其具有更靈活的設(shè)計(jì)架構(gòu)、更低的成本、更優(yōu)化的性價(jià)比、更佳的可靠性，是一種適用于FPGA/ CPU/ GPU/ AI/5G網(wǎng)絡(luò)芯片等高端產(chǎn)品，量產(chǎn)項(xiàng)目和解決方案將于2022/2023年面市。sBJesmc

此外，受到TSV昂貴的成本和良率影響，長(zhǎng)電科技還推出了無(wú)硅通孔扇出型晶圓級(jí)高密度封裝技術(shù)，使用Stacked VIA替代TSV。該技術(shù)可以實(shí)現(xiàn)多層RDL再布線層，2/2μm線寬間距，40μm級(jí)窄凸塊互聯(lián)，多層芯片疊加，集成高帶寬存儲(chǔ)，集成無(wú)源元件。未來(lái)，它還可以實(shí)現(xiàn)1/1μm高密度的線寬間距以及20μm極窄凸塊互聯(lián)。sBJesmc

臺(tái)積電

深耕封裝領(lǐng)域10年的臺(tái)積電，主要以大尺寸的高性能晶圓級(jí)封裝2.5D CoWoS為起點(diǎn)，異構(gòu)整合面積超過(guò)2400mm2，功能包含邏輯電路，射頻電路及存儲(chǔ)器成品。而未來(lái)5-10年，臺(tái)積電先進(jìn)封裝技術(shù)演進(jìn)將更多集中在3DFabric™。sBJesmc

3DFabric包括前端TSMC-SoIC(系統(tǒng)集成芯片)，以及后端CoWoS(Chip Last)和InFo(Chip First)系列封裝技術(shù)，允許將高密度互連芯片集成到一塊封裝模塊中，從而提高帶寬、縮短延遲和增加電源效率?？蛻艨梢詫⑦壿嬙O(shè)計(jì)的重點(diǎn)放在先進(jìn)的半導(dǎo)體技術(shù)上，在更成熟、成本更低的半導(dǎo)體技術(shù)上重復(fù)使用過(guò)去的模塊，如模擬、IO、RF等。sBJesmc

羅鎮(zhèn)球表示，過(guò)去集成電路發(fā)展以增加晶體管和多器件組合為SoC的方式，持續(xù)改善SoC的尺寸及性能。未來(lái)3D方案，則是以SoC為基礎(chǔ)形成SoC-SoC 3D整合，將以前用基板或者導(dǎo)線連接的制程，演進(jìn)到使用晶圓級(jí)別的后段金屬連接，并提高連接密度及性能。sBJesmc

英特爾

英特爾的先進(jìn)封裝技術(shù)路線圖覆蓋三大維度：功率效率、互連密度和可擴(kuò)展性。sBJesmc

• 多區(qū)塊異構(gòu)集成提升功率效率：?jiǎn)为?dú)IP的異構(gòu)集成能夠帶來(lái)更大量的更小區(qū)塊，它們可以大量重復(fù)使用，開(kāi)發(fā)時(shí)間從單片式集成SoC的3-4年、多晶片2-3年縮短至1年，并且芯片缺陷率進(jìn)一步降低。這樣一來(lái)，便于根據(jù)客戶的獨(dú)特需求定制產(chǎn)品，滿足產(chǎn)品快速的上市需求。
• 互連密度：當(dāng)前的Foveros技術(shù)能實(shí)現(xiàn)的凸點(diǎn)間距為50微米，這將使每平方毫米有大約400個(gè)凸點(diǎn)。未來(lái)，英特爾希望能將凸點(diǎn)間距縮減到大約10微米的，從而使凸點(diǎn)數(shù)量達(dá)到每平方毫米10000個(gè)。這樣，就可以實(shí)現(xiàn)更小、更簡(jiǎn)單的電路，更低的電容和功耗，而不必做扇入(Fan-In)和扇出(Fan-Out)。
• 可擴(kuò)展性：在這個(gè)維度上，ODI和CO-EMIB是兩大關(guān)鍵技術(shù)。英特爾構(gòu)建高密度MCP的關(guān)鍵基礎(chǔ)技術(shù)包括EMIB(嵌入式多芯片互連橋接)2D封裝、Foveros 3D封裝和融合了2D/3D的Co-EMIB；ODI是英特爾全新的全方位互連技術(shù)，頂部芯片可以像EMIB技術(shù)與其他小芯片進(jìn)行水平通信，同時(shí)還可以像Foveros技術(shù)通過(guò)硅通孔(TSV)與底部裸片進(jìn)行垂直通信。

Cadence

Cadence于1990年代初開(kāi)始開(kāi)發(fā)用于先進(jìn)IC封裝的工具，從動(dòng)態(tài)庫(kù)和連接開(kāi)發(fā)，到自動(dòng)引線鍵合/打線(Wire Bonding)和芯片堆疊(Chip-Stacking)，再到組裝設(shè)計(jì)套件(ADK)，并支持多個(gè)不同IC布局并行協(xié)同設(shè)計(jì)和協(xié)同分析，都在幫助用戶在設(shè)計(jì)領(lǐng)先的多芯片封裝時(shí)提高生產(chǎn)力。sBJesmc

TI

自從Jack Kilby發(fā)明集成電路以來(lái)，TI一直處于提供封裝解決方案的前列。從第一款自動(dòng)焊線機(jī)以及非常早期的轉(zhuǎn)移模塑工藝，到MicroSiP和HotRod封裝、銅線鍵合技術(shù)，配合率先開(kāi)展的半導(dǎo)體小型化進(jìn)程，使得半導(dǎo)體更加經(jīng)濟(jì)實(shí)惠。未來(lái)，TI將把對(duì)封裝的創(chuàng)新持續(xù)應(yīng)用于汽車、工業(yè)和個(gè)人消費(fèi)電子應(yīng)用領(lǐng)域，幫助用戶開(kāi)發(fā)出更小、更高集成度的芯片。sBJesmc

無(wú)法忽視的SiP

盡管先進(jìn)封裝是當(dāng)前的熱點(diǎn)領(lǐng)域，但SiP(系統(tǒng)級(jí)封裝)同樣熱度不減，讓人無(wú)法忽視。根據(jù)Yole Développement預(yù)測(cè)，SiP市場(chǎng)預(yù)計(jì)將從2020年的140億美元增加到2026年的190億美元。其中，面向計(jì)算和數(shù)據(jù)中心應(yīng)用的高端SiP市場(chǎng)，復(fù)合年增長(zhǎng)率可達(dá)9%，而面向移動(dòng)電話的低端RF SiP市場(chǎng)，復(fù)合年增長(zhǎng)率約為5%。sBJesmc

sBJesmc

圖3 2020-2026年，全球SiP市場(chǎng)規(guī)模預(yù)測(cè) 圖片來(lái)源：Yole DéveloppementsBJesmc

SiP是將多個(gè)組件(IC芯片、無(wú)源器件、傳感器、存儲(chǔ)器件等)集成到單個(gè)封裝中，從而創(chuàng)建一個(gè)可用于簡(jiǎn)化設(shè)備設(shè)計(jì)并優(yōu)化性能的子系統(tǒng)。Sreenivasan Koduri博士認(rèn)為SiP可以被視為先進(jìn)封裝的一個(gè)子集，也就是說(shuō)，當(dāng)封裝中包含兩個(gè)或更多組件時(shí)，此時(shí)的封裝便是SiP，這與通常只具有一個(gè)半導(dǎo)體芯片(裸片)的常見(jiàn)封裝不同。sBJesmc

通過(guò)集成度不斷提高，SiP可提供更高的功能密度、更高的性能和更低的成本，這意味著SiP在處理高度功能密集型應(yīng)用方面具有獨(dú)特的作用，它提供的集成優(yōu)勢(shì)有時(shí)值得付出成本、能夠應(yīng)對(duì)系統(tǒng)的復(fù)雜性。但SiP并不總是萬(wàn)全的方法，因此經(jīng)過(guò)精心構(gòu)思的產(chǎn)品定義是SiP的第一個(gè)關(guān)鍵步驟。設(shè)計(jì)人員需要根據(jù)應(yīng)用和系統(tǒng)需求，以及對(duì)設(shè)計(jì)、開(kāi)發(fā)和制造復(fù)雜性的理解，在任何給定的SiP中包含適當(dāng)?shù)募?。換句話說(shuō)，集成度過(guò)低會(huì)使其失去優(yōu)勢(shì)，而無(wú)增益效果的集成也可能使產(chǎn)品變得不必要。sBJesmc

長(zhǎng)電科技同樣將高密度系統(tǒng)級(jí)封裝視作先進(jìn)封裝的一種，是先進(jìn)封裝中帶有系統(tǒng)功能的多芯片與器件的封裝形式的總稱。SiP可以將一顆或多顆芯片及被動(dòng)元件整合在一個(gè)封裝模塊當(dāng)中，從而實(shí)現(xiàn)具有完整功能的電路集成，優(yōu)點(diǎn)是解決了多功能、高集成度、高速率、低功耗、多引線集成電路芯片封裝等技術(shù)問(wèn)題，在5G、AI、高性能運(yùn)算、汽車自動(dòng)駕駛等領(lǐng)域得到了廣泛普及，2.5D和3D晶圓級(jí)封裝技術(shù)更是備受設(shè)計(jì)人員青睞。sBJesmc

不過(guò)，想要保證良率、保證性能提高，就需要協(xié)同設(shè)計(jì)優(yōu)化芯片集成與測(cè)試一體化。目前，國(guó)際上專門(mén)面向異構(gòu)集成成立標(biāo)準(zhǔn)化委員會(huì)，制定了異質(zhì)集成測(cè)試國(guó)際標(biāo)準(zhǔn)，旨在把測(cè)試和芯片高密度集成緊密結(jié)合在一起，形成完整的集成電路器件的芯片成品制造的關(guān)鍵制造工藝，長(zhǎng)電科技在早期成為重要的、標(biāo)準(zhǔn)化委員會(huì)主要成員。sBJesmc

“SiP與先進(jìn)封裝對(duì)設(shè)計(jì)工具的要求并無(wú)二致，只是在堆疊方式與連接方法方面，先進(jìn)封裝變化更多，更嚴(yán)格，不同技術(shù)路線的要求不同，繞線策略亦不同，所以EDA工具需要系統(tǒng)級(jí)的視野和規(guī)劃能力，能整合眾多工具的不同資料，并針對(duì)路徑做最佳化。“孫自君說(shuō)，其實(shí)先進(jìn)封裝也催生了更多強(qiáng)大的功能，回饋到SiP的設(shè)計(jì)中，這些功能可以使設(shè)計(jì)者更方便的完成工作，在縮短上市時(shí)間之外，也提高產(chǎn)品的質(zhì)量。sBJesmc

本文為《國(guó)際電子商情》2021年8月刊雜志文章，版權(quán)所有，禁止轉(zhuǎn)載。免費(fèi)雜志訂閱申請(qǐng)點(diǎn)擊這里sBJesmc