傳統(tǒng)集成電路技術(shù)使用平面展開的電子型和空穴型晶體管形成互補(bǔ)結(jié)構(gòu)，從而獲得高性能計算能力。其密度的提高主要通過縮小單元晶體管的尺寸來實(shí)現(xiàn)。IAMesmc
例如7nm節(jié)點(diǎn)以下業(yè)界使用極紫外光刻技術(shù)實(shí)現(xiàn)高精度尺寸微縮。極紫外光刻設(shè)備復(fù)雜，在現(xiàn)有技術(shù)節(jié)點(diǎn)下能夠大幅提升集成密度的三維疊層互補(bǔ)晶體管(CFET) 技術(shù)價值凸顯。然而，全硅基CFET的工藝復(fù)雜度高，且性能在復(fù)雜工藝環(huán)境下退化嚴(yán)重。IAMesmc
因此，研發(fā)與我國主流技術(shù)高度兼容的CFET器件與集成，對于自主發(fā)展新型集成電路技術(shù)具有重要意義。IAMesmc
針對這一關(guān)鍵技術(shù)，復(fù)旦大學(xué)微電子學(xué)院周鵬教授、包文中研究員及信息科學(xué)與工程學(xué)院萬景研究員創(chuàng)新地提出了硅基二維異質(zhì)集成疊層晶體管。該技術(shù)利用成熟的后端工藝將新型二維材料集成在硅基芯片上，并利用兩者高度匹配的物理特性，成功實(shí)現(xiàn)4英寸大規(guī)模三維異質(zhì)集成互補(bǔ)場效應(yīng)晶體管。在相同的工藝節(jié)點(diǎn)下實(shí)現(xiàn)了器件集成密度翻倍，并獲得了卓越的電學(xué)性能。IAMesmc
據(jù)介紹，復(fù)旦大學(xué)研究團(tuán)隊(duì)將新型二維原子晶體引入傳統(tǒng)的硅基芯片制造流程，實(shí)現(xiàn)了晶圓級異質(zhì)CFET技術(shù)。相比于硅材料，二維原子晶體的單原子層厚度使其在小尺寸器件中具有優(yōu)越的短溝道控制能力。IAMesmc
IAMesmc
硅基二維疊層晶體管的概念、晶圓級制造與器件結(jié)構(gòu) 圖源：復(fù)旦大學(xué)IAMesmc
研究團(tuán)隊(duì)利用硅基集成電路的標(biāo)準(zhǔn)后端工藝，將二硫化鉬(MoS2)三維堆疊在傳統(tǒng)的硅基芯片上，形成p型硅-n型二硫化鉬的異質(zhì)互補(bǔ)CFET結(jié)構(gòu)。二硫化鉬的低溫工藝與當(dāng)前硅基集成電路的后端工藝流程高度兼容，大幅降低了工藝難度且避免了器件的退化。同時，兩種材料的載流子遷移率接近，器件性能完美匹配，使異質(zhì)CFET的性能優(yōu)于傳統(tǒng)硅基及其他材料。團(tuán)隊(duì)還驗(yàn)證了該新型器件在 “全在一”光電探測及氣體傳感中的應(yīng)用。IAMesmc
目前，基于工業(yè)化產(chǎn)線的更大尺寸晶圓級異質(zhì)CFET技術(shù)正在研發(fā)中。該技術(shù)將進(jìn)一步提升芯片的集成密度，滿足高算力處理器，高密度存儲器及人工智能等應(yīng)用的發(fā)展需求，助力打破國外在大規(guī)模集成電路領(lǐng)域的技術(shù)封鎖。IAMesmc
責(zé)編：Elaine
掃碼分享到好友
