其實(shí)這則消息并不意外。hPgesmc

臺積電在今年早前的Technology Symposium技術(shù)研討會上，N3部分是被一筆帶過的，臺積電就技術(shù)層面花了比較多的精力去談N3E工藝。且當(dāng)時(shí)就已經(jīng)基本明確，N3不會成為客戶采用的主流工藝——據(jù)說在這個(gè)節(jié)點(diǎn)很早就已經(jīng)遭到拋棄。hPgesmc

臺積電和三星的3nm“期貨”工藝

今年初，我們撰文談過臺積電和三星的3nm工藝。當(dāng)時(shí)我們還吐槽過三星的“期貨”3nm：2019年4月，三星就宣稱3GAE的PDK 0.1問世；但去年三星Foundry公布的路線圖上，原定2022年量產(chǎn)的初代3GAE工藝就不見了，國外媒體AnandTech認(rèn)為3GAE可能只是某個(gè)內(nèi)部試產(chǎn)的節(jié)點(diǎn)。hPgesmc

這件事情似乎也出現(xiàn)在了臺積電身上。此前的消息都明確提到，臺積電N3工藝預(yù)計(jì)于2022年下半年量產(chǎn)（比上代節(jié)點(diǎn)進(jìn)入規(guī)?；慨a(chǎn)的時(shí)間更久）。N3工藝仍然采用FinFET結(jié)構(gòu)器件。此前臺積電說N3相比于N5，同功耗下能實(shí)現(xiàn)大約10-15%的速度提升；同性能下達(dá)成25-30%的功耗降低。hPgesmc

針對數(shù)字邏輯電路，N3實(shí)現(xiàn)了1.7倍的晶體管密度提升；而在模擬電路上達(dá)成的密度提升為1.1倍；SRAM單元的密度提升為1.2倍。從計(jì)劃表來看，N3理論上應(yīng)該在這兩個(gè)月進(jìn)入量產(chǎn)。hPgesmc

hPgesmc

但從臺積電的技術(shù)研討會來看，N3并不會成為主流節(jié)點(diǎn)，早前就已經(jīng)被放棄。Wikichip說似乎臺積電的工程師在N3工藝開發(fā)上遇到了一些問題，所以決定中途變向。而此前計(jì)劃中N3工藝的加強(qiáng)版節(jié)點(diǎn)N3E，實(shí)際上和N3有著比較大的差異，從PPA(Performance、Power、Area，意為性能、功耗、面積)到設(shè)計(jì)規(guī)則都不同。hPgesmc

這么看來，臺積電N3實(shí)際扮演的角色和三星3GAE就非常類似，大約是為了達(dá)成此前所說量產(chǎn)時(shí)間的預(yù)期?；蛘哒f臺積電再次對于競爭對手三星率先公布3nm量產(chǎn)時(shí)間節(jié)點(diǎn)的某種回?fù)簦窟@在foundry廠之間，好像也已經(jīng)不再奇怪了；畢竟4nm也差不多是這樣。hPgesmc

接棒的加強(qiáng)版N3E工藝

半導(dǎo)體尖端制造工藝技術(shù)的初代節(jié)點(diǎn)被放棄其實(shí)并不奇怪，這其中的先鋒應(yīng)該是Intel才對。Intel的初代10nm工藝是在2018年就出現(xiàn)的，但由于良率和性能問題，Intel迅速拋棄了當(dāng)時(shí)少量試產(chǎn)的Cannon Lake處理器和初代10nm工藝，就仿佛初代10nm根本沒存在過一樣。hPgesmc

三星、臺積電和Intel都遭遇了這種事，就充分說明半導(dǎo)體制造的尖端工藝，在技術(shù)上有多容易碰壁。即便拋開這幾家廠商市場嘴炮所致的非良性宣傳，未來各家是否真的能夠如時(shí)間表那樣如期量產(chǎn)新的工藝節(jié)點(diǎn)，都會成為一個(gè)巨大的未知數(shù)。hPgesmc

N3E作為N3的接棒者，理論上就要靠譜許多了。N3E工藝當(dāng)然還是采用FinFET結(jié)構(gòu)器件。N3E雖然被臺積電放到了N3家族之下，但這兩者的差別還是比較大的。首先就是設(shè)計(jì)規(guī)則存在很大不同，所以這兩個(gè)節(jié)點(diǎn)是相互不兼容的，芯片設(shè)計(jì)客戶從N3到N3E沒有直接的IP遷移路徑。hPgesmc

同時(shí)臺積電表示N3E相比N3，能夠通過工藝更低的復(fù)雜度達(dá)成更高的良率——換句話說這是個(gè)降本增效的工藝。那么很顯然，通?？蛻魬?yīng)該都會選擇N3E。更重要的是臺積電提到，N3E提供完整的平臺支持，包括智能手機(jī)和HPC應(yīng)用。對于像蘋果這樣的大客戶而言，iPhone、Mac芯片都是由臺積電生產(chǎn)制造的，選擇N3E更是必然之舉。hPgesmc

臺積電表示，PDK 0.9已經(jīng)交到客戶手上。從此前的計(jì)劃來看，N3E應(yīng)該在N3一年之后出現(xiàn)，也就是2023年下半年，為止是否會有變化。hPgesmc

從PPA的角度來看，N3E和N3也不一樣。N3E相比N5，數(shù)字邏輯電路的器件密度提升大約為1.6倍，模擬電路密度提升1.1倍。所以N3E實(shí)則相較N3是有器件密度的小幅下降的——但這也正常，同家族內(nèi)工藝演進(jìn)的器件密度退步是常事。Wikichip預(yù)計(jì)，N3E的晶體管密度在180-220 MTr/mm²（百萬晶體管每平方毫米）之間。hPgesmc

就器件密度問題，臺積電還給出了一個(gè)數(shù)據(jù)，在一顆芯片50%邏輯電路密度+30% SRAM密度+20%模擬密度的情況下，則N3E的“芯片密度”提升為1.3倍。我們始終認(rèn)為，這個(gè)數(shù)據(jù)相比于廠商公布的密度提升數(shù)據(jù)，以及評測分析機(jī)構(gòu)普遍給出的晶體管密度數(shù)據(jù)更有參考價(jià)值。hPgesmc

另外，臺積電表示N3E有著更高的良率，性能和功耗表現(xiàn)也都更出色：同功耗下，速度提升15-20%；同性能下，功耗降低30-35%。從此前臺積電公布有關(guān)N3的數(shù)據(jù)來看，N3E相比N3似乎有著比較顯著的進(jìn)步。hPgesmc

hPgesmc

標(biāo)準(zhǔn)單元庫方面，N3E有HP、Mid和HD單元。比較值得一提的是，單元庫層級出現(xiàn)了一種FinFlex的方案。這似乎是一種讓電源軌更靠近，優(yōu)化單元布局的技術(shù)；或者說多單元庫某種更細(xì)粒度的組合方案，可以達(dá)成更好的性能和電特性。具體有針對高性能應(yīng)用的3-2 Ultra High Performance和針對低功耗的2-1 Ultra Power Efficient方案可選。hPgesmc

這種FinFlex技術(shù)的出現(xiàn)，實(shí)則也讓“晶體管密度”的計(jì)算方式有了更大的商榷余地。預(yù)計(jì)未來隨著器件排布方式的持續(xù)變化（和3D化），“晶體管密度”究竟怎么算大概還會有一次標(biāo)準(zhǔn)上的轉(zhuǎn)變?，F(xiàn)在所謂的晶體管密度，主要是根據(jù)此前Intel提出的計(jì)算方法來的。hPgesmc

hPgesmc

最后值得一提的是，N3E節(jié)點(diǎn)家族內(nèi)還會有N3P、N3X、N3S、N3RF多種選擇。其中N3S算是N3E的高密度版，據(jù)說N3S將有著3nm家族之內(nèi)最高的器件密度，主要是單元庫層面的優(yōu)化——那么很顯然這就是主要面向低功耗的應(yīng)用了。N3S大約會在N3E的兩個(gè)季度以后上量，也就是2024年年中的樣子。N3P和N3X都主要針對高性能應(yīng)用，目前沒有這兩者的PPA數(shù)據(jù)和具體的面世時(shí)間。hPgesmc

半導(dǎo)體尖端制造工藝技術(shù)范疇內(nèi)，臺積電最大的客戶應(yīng)該就是蘋果了。從蘋果芯片的迭代可見尖端制造工藝技術(shù)推進(jìn)的緩慢。2020年iPhone 12的A14芯片采用臺積電5nm工藝，次年iPhone 13的A15仍然是5nm，今年iPhone 14的非Pro系列不僅繼續(xù)沿用A15，而且Pro系列的A16雖說用上了“更先進(jìn)”的N4P工藝，但實(shí)際上仍然是N5同家族內(nèi)的工藝改良。hPgesmc

3年都是同代工藝…而這A14→A15、A15→A16也真的堪稱蘋果芯片史上性能提升幅度最小的兩次迭代了，雖說蘋果本身大概也有一定的責(zé)任，半導(dǎo)體制造工藝技術(shù)升級緩步才是其中根本。未來行業(yè)將面對的工程問題只會越來越大。hPgesmc