在過去幾十年里，PCIe（PCI Express）標(biāo)準(zhǔn)曾風(fēng)光無限，它憑借高性能、高擴展性、高可靠性和高兼容性，取代了包括AGP和PCI在內(nèi)的許多內(nèi)部總線。但隨著物聯(lián)網(wǎng)時代的到來，每時每刻都有大量的數(shù)據(jù)被產(chǎn)生，PCIe在數(shù)據(jù)中心等應(yīng)用中開始變得吃力。yD3esmc

自2019年以來，CXL 1.0/PCIe 5.0/CXL 2.0/PCIe 6.0標(biāo)準(zhǔn)依次推出，它們圍繞數(shù)據(jù)傳輸方面的提升受到大家的關(guān)注。近年來，芯片和IP核供應(yīng)商Rambus一直在為數(shù)據(jù)傳輸做努力，并針對CXL/PCIe推出了全新控制器產(chǎn)品，還發(fā)布了CXL內(nèi)存互聯(lián)計劃，彰顯了其在數(shù)據(jù)傳輸領(lǐng)域的重要地位。yD3esmc

CXL和PCIe的關(guān)系

在討論CXL和PCIe之前，我們要清楚它們之間的關(guān)系。觀察CXL 1.0、PCIe 5.0、CXL 2.0以及PCIe 6.0的發(fā)展軌跡，我們能大致梳理出一條較為清晰的脈絡(luò)。yD3esmc

2019年3月，在InterconnectDay 2019上，英特爾牽頭頒布了CXL（Compute Express Link）開放互連技術(shù)和CXL 1.0規(guī)范。該技術(shù)的底層基于PCIe，無需通過專門設(shè)計的接口，簡化了服務(wù)器硬件的設(shè)計難度，消除了CPU與設(shè)備、CPU與存儲之間的傳輸瓶頸，滿足高性能異構(gòu)計算和數(shù)據(jù)中心應(yīng)用需求。yD3esmc

2019年5 月 29 日，PCI-SIG協(xié)會發(fā)布了PCIe 5.0標(biāo)準(zhǔn)，帶來了更高傳輸速度，x16帶寬（雙向）從PCIe 4.0的64 GB/s提升到了128 GB/s。yD3esmc

2020年11月，CXL聯(lián)盟發(fā)布了CXL 2.0，該標(biāo)準(zhǔn)建立在PCIe 5.0的物理標(biāo)準(zhǔn)之上，能滿足從主機到設(shè)備的數(shù)據(jù)傳輸，還具備IO、Cache和Memory三種功能。其中，類似于 PCIe 的CXL.io-CXL使用 PCIe 總線的物理層，CXL.memory 用于主機內(nèi)存訪問，CXL.cache 用于一致的主機緩存訪問。yD3esmc

當(dāng)CXL 2.0利用 PCIe 5.0 的特性時，可讓替代協(xié)議使用物理PCIe 層。當(dāng)支持 CXL 的加速器插入 x16 插槽時，設(shè)備以默認(rèn)的 PCI Express 1.0 傳輸速率（2.5 GT/s） 與主機處理器的端口協(xié)商。不過，僅適用于雙方都支持 CXL時，CXL的功能才會激活，否則僅作為 PCIe 設(shè)備來運行。yD3esmc

2022年1月11日，PCI-SIG發(fā)布了PCI Express 6.0(1.0)正式標(biāo)準(zhǔn)。PCIe 6.0與PCIe 5.0相比在參數(shù)上具備明顯優(yōu)勢：前者帶寬速度翻倍，單通道數(shù)據(jù)傳輸速率達64 GT/s，單向傳輸達8GB/秒，PCIe 6.0 x16通道傳輸速度為128GB/s，雙向總吞吐量達256GB/s。yD3esmc

目前，CXL 3.0標(biāo)準(zhǔn)的制定已經(jīng)在制定中，或?qū)⒆鳛镻CIe 6.0的提高版本面世。yD3esmc

推動PCIe 6.0早期生態(tài)系統(tǒng)建設(shè)

PCIe 6.0標(biāo)準(zhǔn)正式發(fā)布之后，支持者爭先布局基于新標(biāo)準(zhǔn)的產(chǎn)品。在此背景下，2022年1月27日，Rambus率先推出了PCIe 6.0控制器，主要針對高性能計算、數(shù)據(jù)中心、AI（人工智能）/ML（深度學(xué)習(xí)）等應(yīng)用。這是該公司繼2021年10月發(fā)布CXL 2.0控制器之后的最新產(chǎn)品動態(tài)。yD3esmc

具體來看，Rambus PCIe 6.0控制器的主要特性包括：yD3esmc

• 支持PCIe 6.0規(guī)范，包括64 GT/s數(shù)據(jù)傳輸速率和PAM4調(diào)制信號；
• 支持固定大小的FLIT，可實現(xiàn)高帶寬效率；
• 實現(xiàn)低時延的前向糾錯（FEC），保證鏈路魯棒性；
• 向后兼容PCIe 5.0、4.0和3.0/3.1；
• 支持端點、根端口、雙模式和交換機端口配置；
• 經(jīng)過性能優(yōu)化的集成IDE。

Rambus告訴《國際電子商情》記者，全新控制器針對功耗、面積和延遲進行了優(yōu)化，并為高性能應(yīng)用提供了符合PCIe 6.0規(guī)范的數(shù)據(jù)傳輸速率，最高可達64GT/s。此外，控制器還提供了最先進的安全性，其完整性和數(shù)據(jù)加密（IDE）引擎可以監(jiān)控和保護PCIe鏈路免受物理攻擊。yD3esmc

Rambus認(rèn)為，PCIe 6.0能夠達到的速度，將支持企業(yè)級市場在千兆鏈路和其他網(wǎng)絡(luò)協(xié)議方面持續(xù)升級，進而支持400/800 GbE，甚至速率高達1.6TbE的以太網(wǎng)絡(luò)。支持芯片間連接速率增加的PCIe，將使這些網(wǎng)絡(luò)協(xié)議也得以在企業(yè)中使用。yD3esmc

在企業(yè)內(nèi)部服務(wù)器中，PCIe 6.0標(biāo)準(zhǔn)對高數(shù)據(jù)傳輸速率和低延遲的支持，將推動分解式或分布式計算模型的演進，專門用于處理AI云計算和大數(shù)據(jù)新興工作負(fù)載。yD3esmc

相關(guān)產(chǎn)品應(yīng)用會晚于標(biāo)準(zhǔn)的發(fā)布，比如PCIe 5.0的標(biāo)準(zhǔn)于2019年發(fā)布，而完全成熟版本的產(chǎn)品的推出要到今年晚些時候，Rambus預(yù)計PCIe 6.0也將會有類似的周期。因此，Rambus PCIe 6.0數(shù)字控制器，將成為推動PCIe 6.0早期生態(tài)系統(tǒng)的建設(shè)，被AI加速器供應(yīng)商、I/O和內(nèi)存供應(yīng)商用來構(gòu)建芯片形式的解決方案，這將有助于建設(shè)服務(wù)器的Silicon生態(tài)系統(tǒng)，并在約2024年成為各種PCIe 6.0器件的基礎(chǔ)。yD3esmc

我們注意到，PCIe標(biāo)準(zhǔn)正在加速迭代。此前，PCIe標(biāo)準(zhǔn)的迭代一般需要4-5年時間，而PCIe 4.0升級為PCIe 5.0，再從PCIe 5.0升級為 PCIe 6.0，期間所耗費的時間已經(jīng)越來越短，這意味著PCIe標(biāo)準(zhǔn)正加速迭代。值得注意的是，PCIe標(biāo)準(zhǔn)加速迭代的趨勢，也給整個產(chǎn)業(yè)也帶來了諸多挑戰(zhàn)。yD3esmc

Rambus表示，PCIe 4.0、5.0和6.0版本的加速推出，對旨在提升數(shù)據(jù)傳輸速率的更快輸入/輸出和互連的需求更加迫切。“PCIe在用例所需的可用帶寬方面，曾一度走在市場的前面。但由于當(dāng)時的市場缺少提升傳輸速度的動力，規(guī)范的演變也隨之變慢。隨著全球數(shù)據(jù)的指數(shù)級增長，在人工智能、機器學(xué)習(xí)、高性能計算、云計算等新應(yīng)用驅(qū)動下，數(shù)據(jù)中心服務(wù)器和網(wǎng)絡(luò)設(shè)備的PCIe互連速度出現(xiàn)了瓶頸。業(yè)界正通過加速創(chuàng)新來應(yīng)對日益增長的對更高帶寬的需求。”yD3esmc

Rambus指出，雖然PCIe標(biāo)準(zhǔn)的開發(fā)進程加快，但是PCIe 4.0/5.0/6.0之間未必存在代際競爭，比如市場對跨代PCIe產(chǎn)品Rambus IP仍有持續(xù)強勁的需求。“如果一個解決方案把PCIe作為主要接口，則勢必要在性能和成本之間進行權(quán)衡。對芯片設(shè)計者來說，他們將面臨兩種選擇：第一，在特定成本范圍內(nèi)，使用舊版本的PCIe IP，來滿足芯片最低數(shù)據(jù)傳輸速率和性能要求；第二，采用最新技術(shù)設(shè)計面向未來的芯片。無論是哪種情況，PCIe自身良好的向后兼容性，都確保了Rambus的PCIe 6.0控制器可兼容PCIe 3.0設(shè)備，以滿足特定系統(tǒng)的數(shù)據(jù)傳輸需求。“yD3esmc

助力CXL成為行業(yè)新風(fēng)口

Rambus除了在PCIe上有布局之外，該公司在CXL上的表現(xiàn)也十分突出。yD3esmc

在2019年CXL 1.0頒布之后，英特爾聯(lián)合微軟、阿里巴巴、思科、戴爾EMC等8家公司成立了CXL聯(lián)盟。到目前，CXL聯(lián)盟已經(jīng)聚集了內(nèi)存廠商、IP廠商、加速器廠商、CPU 供應(yīng)商等，而Rambus就是聯(lián)盟中的一員。yD3esmc

2021年6月，Rambus推出了CXL內(nèi)存互連計劃，并宣布與包括云、系統(tǒng)和內(nèi)存企業(yè)在內(nèi)的生態(tài)體系達成合作，以加快CXL內(nèi)存互連解決方案的開發(fā)和落地。當(dāng)年10月，Rambus發(fā)布了CXL 2.0控制器。從本質(zhì)上來說，CXL技術(shù)在CPU內(nèi)存空間和連接設(shè)備的內(nèi)存之間保持內(nèi)存一致性，由此實現(xiàn)資源共享（或池化），以獲得更高的性能、減少軟件堆棧的復(fù)雜性并降低整體系統(tǒng)成本。他們也注意到，技術(shù)開發(fā)和生態(tài)系統(tǒng)建設(shè)正快速發(fā)展，未來將持續(xù)圍繞CXL計劃進行投入。yD3esmc

Rambus認(rèn)為，技術(shù)發(fā)展和生態(tài)系統(tǒng)進步之間是相互依存的關(guān)系。數(shù)據(jù)量和數(shù)據(jù)傳輸?shù)闹笖?shù)級增長推動了半導(dǎo)體行業(yè)架構(gòu)的突破性轉(zhuǎn)變，從根本上改變了數(shù)據(jù)中心的性能、效率和成本。服務(wù)器架構(gòu)在過去幾十年內(nèi)變化很少，而現(xiàn)在正邁出革命性的一步，以應(yīng)對AI/ML應(yīng)用程序生成的海量數(shù)據(jù)。同時，數(shù)據(jù)中心正在從為每個服務(wù)器配備專用處理器、內(nèi)存、網(wǎng)絡(luò)設(shè)備和加速器的模式，向可以智能匹配資源和工作負(fù)載的“池化”模式轉(zhuǎn)變。技術(shù)的發(fā)展推動新的互連、I/O和內(nèi)存解決方案出現(xiàn)，孕育出新的數(shù)據(jù)中心生態(tài)系統(tǒng)模式。yD3esmc

Rambus表示，CXL聯(lián)盟及其成員的持續(xù)成長，將不斷推動整個生態(tài)體系的發(fā)展。“作為聯(lián)盟成員，以及面向IP應(yīng)用的半導(dǎo)體和IP核應(yīng)用市場的長期貢獻者，我們從包括系統(tǒng)和服務(wù)提供商、內(nèi)存和組件供應(yīng)商在內(nèi)的生態(tài)體系中持續(xù)受益。”yD3esmc

自從CXL內(nèi)存互連計劃推出之后，Rambus除了新產(chǎn)品動態(tài)之外，在并購方面也有新進展。2021年6月，Rambus宣布完成對AnalogX和PLDA的收購，增強了公司在服務(wù)器內(nèi)存接口芯片方面的領(lǐng)先地位，加速了為下一代數(shù)據(jù)中心提供創(chuàng)新CXL互連解決方案的路線圖。到2022年5月5日，Rambus宣布收購電子設(shè)計公司Hardent。據(jù)了解，Hardent 擁有 20 年的半導(dǎo)體經(jīng)驗，其世界一流的硅設(shè)計、驗證、壓縮和糾錯碼 (ECC) 專業(yè)知識為 Rambus CXL 內(nèi)存互連計劃提供了關(guān)鍵資源。yD3esmc

2022年，CXL生態(tài)進一步完善，眾多廠商的積極布局，正推動 CXL成為新的風(fēng)口。——第四代英特爾至強可擴展處理器Sapphire Rapids，該CPU支持DDR5、PCIe 5.0和CXL 1.1；美光宣布預(yù)計今年開始部署CXL1.1，2024年底開始在CXL上真正部署內(nèi)存；AMD公布代號為Genoa的 EPYC 7004將于2022年第4季度推出，該CPU支持 DDR5 內(nèi)存以及PCIe Gen5和CXL接口；美滿電子宣布將收購 CXL技術(shù)開發(fā)商Tanzanite，加速實現(xiàn)云基礎(chǔ)架構(gòu)愿景……yD3esmc

最后，在提到CXL的應(yīng)用領(lǐng)域時，Rambus說，CXL的性質(zhì)決定其將首先用于需要跨設(shè)備實現(xiàn)高帶寬、低延遲的應(yīng)用——預(yù)計CXL將最早會在數(shù)據(jù)中心廣泛應(yīng)用。另外，與所有PCIe相關(guān)標(biāo)準(zhǔn)一樣，CXL的應(yīng)用會隨著時間的推移，從網(wǎng)絡(luò)的中心逐漸向邊緣擴展。因此，未來CXL也將能作為關(guān)鍵I/O或互連技術(shù)，應(yīng)用于物聯(lián)網(wǎng)和汽車領(lǐng)域。yD3esmc