通過摩爾定律，一顆微處理器芯片上的晶體管數(shù)量每兩年左右將會(huì)翻倍, 半導(dǎo)體的性能與容量將以指數(shù)級(jí)增長，這種方式正在減弱。CT5esmc

看看下面這張圖，1986年到2003年保持著52%性能提升，但是到了2003-2011年變?yōu)?3%，2011-2015年為12%，而到了2015-2018年僅為3.5%。CT5esmc

CT5esmc

人工智能與深度學(xué)習(xí)的應(yīng)用在未來將呈跳躍式增長，因?yàn)樗鼘⒉皇窃谔囟I(lǐng)域，而不是覆蓋所有的事物。從臺(tái)式電腦、筆記本電腦的上億出貨量級(jí)、到智能手機(jī)十幾億的出貨量級(jí)，再看AI時(shí)代，這個(gè)量級(jí)毫無疑問將更大。CT5esmc

CT5esmc

CT5esmc

在摩爾定律的逐漸失效以及AI海量市場面前，需要針對(duì)特定應(yīng)用形成新的計(jì)算架構(gòu)。CT5esmc

Achronix公司推崇的方式是運(yùn)用eFPGA和FPGA加速人工智能、機(jī)器學(xué)習(xí)以及網(wǎng)絡(luò)硬件加速應(yīng)用。最新推出第四代Speedcore eFPGA IP，新一代獨(dú)立FPGA也即將發(fā)布。CT5esmc

Achronix Semiconductor公司市場營銷副總裁Steve Mensor日前在深圳舉辦的媒體見面會(huì)上展開交流。他解析，下面這張圖很好地說明，不同的應(yīng)用場景需要怎樣性能的產(chǎn)品。例如在計(jì)算加速領(lǐng)域，需要高性能計(jì)算，Achronix提供獨(dú)立FPGA，在邊緣計(jì)算領(lǐng)域?qū)Φ凸挠幸?，eFPGA是更好的選擇。CT5esmc

CT5esmc

CT5esmc

當(dāng)然，硬件加速可以采取CPU ,GPU,FPGA，ASIC四種方式。Steve分析，ASIC能力最強(qiáng)，但缺少靈活性，若有新的算法，很難滿足需求。具有可編程能力的是GPU和FPGA，他們用于不同的應(yīng)用，兼顧功耗與運(yùn)算性能，例如GPU在服務(wù)器、云端用得更多，eFPGA用在邊緣計(jì)算則能夠發(fā)揮功耗低的優(yōu)勢。CT5esmc

Achronix推出的第四代嵌入式FPGA產(chǎn)品Speedcore Gen4 eFPGA IP，支持客戶將FPGA功能集成到他們的SoC之中。Speedcore Gen4將性能提高了60％、功耗降低了50％、芯片面積減少65％，同時(shí)保留了原有的Speedcore eFPGA IP的功能，即可將可編程硬件加速功能引入廣泛的計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)應(yīng)用，實(shí)現(xiàn)接口協(xié)議橋接/轉(zhuǎn)換、算法加速和數(shù)據(jù)包處理。CT5esmc

CT5esmc

在Speedcore Gen4架構(gòu)中，Achronix將機(jī)器學(xué)習(xí)處理器（MLP）添加到Speedcore可提供的資源邏輯庫單元模塊中。MLP模塊是一種高度靈活的計(jì)算引擎，它與存儲(chǔ)器緊密耦合，從而為人工智能和機(jī)器學(xué)習(xí)（AI / ML）應(yīng)用提供了性能/功耗比最高和成本最低的解決方案。CT5esmc

CT5esmc

CT5esmc

8-bit ALU和Bus maximum function增加了對(duì)人工智能和機(jī)器學(xué)習(xí)的強(qiáng)化，其余的改進(jìn)則是通用層面對(duì)性能的提升。CT5esmc

通過增加BUS走線，另外增加一層，專門應(yīng)對(duì)人工智能，不占用現(xiàn)有邏輯單元與走線，這樣做更有效率。這一層走線與存儲(chǔ)層距離更近，不需要經(jīng)過邏輯層，從而大幅提高存儲(chǔ)和數(shù)據(jù)傳輸效率。CT5esmc

CT5esmc

CT5esmc

Achronix將率先推出基于臺(tái)積電7nm工藝的Speedcore Gen4 eFPGA IP，后續(xù)還將于2019年中推出16nm工藝產(chǎn)品，另外，獨(dú)立器件將于明年一季度發(fā)布。CT5esmc

最近的消息是，Micron宣布推出其GDDR6存儲(chǔ)器，它是Micron最快、最強(qiáng)大且支持圖形的存儲(chǔ)器，將成為支持Achronix采用臺(tái)積電（TSMC） 7nm工藝技術(shù)的下一代獨(dú)立FPGA芯片的首選高性能存儲(chǔ)器。GDDR6針對(duì)包括機(jī)器學(xué)習(xí)等諸多要求嚴(yán)苛的應(yīng)用進(jìn)行了優(yōu)化，這些應(yīng)用需要數(shù)萬兆比特（multi-terabit）存儲(chǔ)寬帶，從而使Achronix在提供FPGA方案時(shí)，其成本能夠比其他使用可比存儲(chǔ)解決方案的FPGA低出一半。Achronix的高性能FPGA與GDDR6存儲(chǔ)器相結(jié)合，可為業(yè)界提供帶寬最高的存儲(chǔ)解決方案，用于數(shù)據(jù)中心和汽車應(yīng)用中機(jī)器學(xué)習(xí)工作負(fù)載的加速。CT5esmc

CT5esmc

CT5esmc

Steve指出，SmartNIC智能網(wǎng)卡、邊緣計(jì)算、5G等都將是嵌入式FPGA瞄準(zhǔn)的市場。例如智能網(wǎng)卡現(xiàn)有方案用板卡+網(wǎng)絡(luò)芯片+FPGA，今后可以嵌入FPGA并加入MLP，實(shí)現(xiàn)高整合度與AI功能。邊緣計(jì)算由于成本與低功耗要求，傳統(tǒng)獨(dú)立的FPGA器件無法滿足，也是eFPGA的市場。Achronix在2017年的業(yè)務(wù)比重當(dāng)中，獨(dú)立器件占比高于IP，不過2018年IP業(yè)務(wù)比重不斷增加，Steve預(yù)計(jì)，5G和云計(jì)算的高漲將帶動(dòng)IP業(yè)務(wù)持續(xù)增長。CT5esmc