美國(guó)的一項(xiàng)研究項(xiàng)目旨在培育一個(gè)能以即插即用的“小芯片(chiplet)”來(lái)設(shè)計(jì)半導(dǎo)體的生態(tài)系統(tǒng)；而在此同時(shí)，英特爾(Intel)和賽靈思(Xilinx)等廠商則是使用專有封裝技術(shù)，來(lái)讓自己的FPGA產(chǎn)品與競(jìng)爭(zhēng)產(chǎn)品有所差異化。DETesmc
在未來(lái)八個(gè)月，美國(guó)國(guó)防部高等研究計(jì)劃署(DARPA)的“CHIPS”(Common Heterogeneous Integration and Intellectual Property ReuseDETesmc
Strategies)項(xiàng)目，期望能定義與測(cè)試開(kāi)放芯片接口(open chip interfaces)，并在三年內(nèi)讓許多公司運(yùn)用該鏈接接口來(lái)打造各種復(fù)雜的零組件。DETesmc
英特爾已經(jīng)參與此項(xiàng)項(xiàng)目，其他廠商預(yù)計(jì)也會(huì)馬上跟進(jìn)；這位x86架構(gòu)的巨擘正在內(nèi)部爭(zhēng)論是否要公開(kāi)部份的嵌入式多芯片互連橋接技術(shù)(embedded multi-die interconnect bridge，EMIB)，而在8月下旬于美國(guó)硅谷舉行的年度Hot Chips大會(huì)上，英特爾公布了目前EMIB技術(shù)的大部分細(xì)節(jié)。DETesmc
Xilinx為CCIX (Cache Coherent Interconnect for Accelerators)互連架構(gòu)的領(lǐng)導(dǎo)者，該公司的一些高階主管表達(dá)了對(duì)于該DARPA項(xiàng)目的興趣，并宣 布其第四代FPGA使用臺(tái)積電(TSMC)專有的CoWoS 2.5D封裝技術(shù)。然而究竟哪一種方式能為主流半導(dǎo)體設(shè)計(jì)降低成本、帶來(lái)高帶寬連接，至今尚不明朗 。DETesmc
DETesmc
*英特爾將EMIB (中間)定位為電路板與裸晶之間的連接技術(shù)DETesmc
（來(lái)源：Intel）*DETesmc
使用有機(jī)基板(organic substrate)的多芯片模塊(MCM)已經(jīng)行之有年，除了相對(duì)較低密度的問(wèn)題，有些供貨商正在想辦法降低成本。臺(tái)積電率先推出 了一種扇出型(fan out)晶圓級(jí)封裝，用來(lái)封裝蘋果(Apple)最新iPhone手機(jī)中的應(yīng)用處理器及其內(nèi)存，該技術(shù)提供比多芯片模塊技術(shù)更大的密度， 但用來(lái)連結(jié)處理器仍不夠力。DETesmc
高階的AMD與Nvidia繪圖芯片已經(jīng)和Xilinx一樣，使用像是CoWoS的2.5D技術(shù)，將處理器與內(nèi)存堆棧鏈接在一起；不過(guò)一位曾拒絕在Xbox上使用此技術(shù)的微軟(Microsoft)資深工程師提到，目前這些技術(shù)對(duì)于消費(fèi)性電子產(chǎn)品來(lái)說(shuō)仍太過(guò)昂貴。DETesmc
如同微軟，AMD的Epyc服務(wù)器處理器不考慮采用相對(duì)昂貴的2.5D 堆棧技術(shù)，此處理器是由有機(jī)基板上的四顆裸晶(die)所組成。在Hot Chip大會(huì)上介紹該芯片的AMD代表Kevin Lepa表示：“較傳統(tǒng)的多芯片模塊是較為人知的技術(shù)，成本更低…某些方面(效能)會(huì)有所犧牲，但我們認(rèn)為這是可以接受的。”DETesmc
一些人希望DARPA的研發(fā)項(xiàng)目能盡速解決復(fù)雜的技術(shù)與商業(yè)瓶頸，Xilinx的一位資深架構(gòu)師即表示：“我們希望小芯片能變成更像是IP。”DETesmc
在2014年，英特爾首先將其EMIB技術(shù)形容為功能媲美2.5D堆棧技術(shù)、但成本更低的方案，某部分是因?yàn)樗皇褂靡徊糠莸墓柚薪閷?silicon-interposer)來(lái)連接任何尺寸的裸晶兩端。Altera在被英特爾并購(gòu)前嘗試過(guò)該技術(shù)，其現(xiàn)在出貨的高階Stratix FPGA使用EMIB來(lái)鏈接DRAM堆棧與收發(fā)器 。DETesmc
EMIB接口與CCIX進(jìn)展
在Hot Chips大會(huì)上，英特爾介紹了兩種采用EMIB技術(shù)的接口，其一名為UIB，是以一種若非Samsung就是SK Hynix使用的DRAM堆棧Jedec鏈接標(biāo)準(zhǔn)為基 礎(chǔ)；另外一個(gè)稱作AIB，是英特爾為收發(fā)器開(kāi)發(fā)的專有界面，之后廣泛應(yīng)用于模擬、RF與其他組件。DETesmc
DETesmc
*英特爾的AIB接口內(nèi)部架構(gòu)DETesmc
（來(lái)源：Intel）*DETesmc
對(duì)于EMIB來(lái)說(shuō)，這兩者都是相對(duì)較簡(jiǎn)單的平行I/O電路，英特爾相信比起串行鏈接接口，可以有較低的延遲性與較好的延展擴(kuò)充性(Scaling)。到目前為止，采用上述兩種接口的模塊已經(jīng)在英特爾的3座晶圓廠以6種制程節(jié)點(diǎn)進(jìn)行過(guò)設(shè)計(jì)。DETesmc
英特爾還未決定是否將公布AIB，也就是將之轉(zhuǎn)為開(kāi)放原始碼；該接口在物理層的可編程速度可高達(dá)2 Gbps，即在一個(gè)EMIB連結(jié)上支持2萬(wàn)個(gè)連接。DETesmc
英特爾FPGA部門的高級(jí)架構(gòu)師Sergey Shuarayev表示：“純粹就帶寬來(lái)說(shuō)是很大的，而且我們可以建立龐大的系統(tǒng)──比光罩更大；”他表示EMIB元件帶寬會(huì)比2.5D堆棧大6倍。此外密度也會(huì)提高，新一代的EMIB技術(shù)將支持35微米(micron)晶圓凸塊，現(xiàn)今在實(shí)驗(yàn)室中使用10mm連接的情況下，密度比目前使用的55mm凸塊高出2.5倍。DETesmc
Shuarayev認(rèn)為EMIB技術(shù)能被用以鏈接FPGA與CPU、數(shù)據(jù)轉(zhuǎn)換器與光學(xué)零組件，比起2.5D堆棧技術(shù)來(lái)說(shuō)，成本更低、良率更高；他補(bǔ)充說(shuō)明，部分原因是它能從FPGA中移除難以處理的模擬區(qū)塊。DETesmc
Xilinx則在Hot Chips大會(huì)上推出VU3xP，為第四代的芯片堆棧方案，包含最多3個(gè)16奈米FPGAs與兩個(gè)DRAM堆棧；估計(jì)明年4月前可提供樣品。這也是第一款使用CCIX接口的芯片方案，支持四個(gè)鏈接主處理器與加速器的一致性鏈接(coherent links)。DETesmc
基于PCIe架構(gòu)的CCIX最初運(yùn)作速度為25 Gbits/s，有33家公司支持此接口，目前IP方面由Cadence與Synopsys提供；Xilinx副總裁Gaurav Singh表示： “有許多處理器正導(dǎo)入此標(biāo)準(zhǔn)。”此外，Xilinx采用堅(jiān)固的AXI開(kāi)關(guān)，自行設(shè)計(jì)了DRAM堆棧區(qū)的連接(如下)方式，與各種內(nèi)存控制器互通。DETesmc
DETesmc
*Xilinx以16個(gè)256位、運(yùn)作速度達(dá)到450MHz的AXI端口鏈接8個(gè)內(nèi)存控制器，將其最新的FPGA連接到DRAM堆棧DETesmc
（來(lái)源：Xilinx）*DETesmc
英特爾與Xilinx都提到了設(shè)計(jì)模塊化芯片時(shí)所面臨的一些挑戰(zhàn)。CoWoS制程要求芯片的最大接面溫度維持在攝氏95度以下；Singh提到，DRAM堆棧每減少一層，溫度大約會(huì)提高兩度；Shumarayev則表示，英特爾要求芯片供貨商為堆棧出貨的裸晶都是KGD (known good die)，因?yàn)榉庋b壞晶粒的成本問(wèn)題一直是多芯片封裝市場(chǎng)的困擾。DETesmc
DETesmc
