就如同我們在兩年多以前所預(yù)測，IC產(chǎn)業(yè)正分頭發(fā)展，只有少數(shù)產(chǎn)品積極追求微縮至7納米工藝節(jié)點，但大多數(shù)的設(shè)計仍停留在28納米或更舊的節(jié)點。ngAesmc

摩爾定律(Moore's Law)的最后一個節(jié)點已經(jīng)確認(rèn)，就是28納米；那篇文章寫道：“在28納米之后，我們能繼續(xù)把晶體管做得更小、但卻無法更便宜；”如下圖三星在近期舉行的Semicon West 2016大會上的簡報所描述的。

英特爾也曾經(jīng)表示未來半導(dǎo)體工藝節(jié)點的演進(jìn)時間將會拉長，但該公司聲稱晶體管的成本仍能維持下降；不過英特爾在晶圓代工領(lǐng)域未有令人印象深刻的成就，顯示情況并非如此。ngAesmc

在另外一篇博客文章中，作者提到：“英特爾會聲稱他們的10納米與7納米節(jié)點比其他晶圓代工廠商(如臺積電與三星)更好，但這一點需要在芯片層級以PAAC──功耗、性能、面積與成本──為基準(zhǔn)來左證；在每一個工藝節(jié)點，其他晶圓代工廠商在SoC的PPAC都擊敗了英特爾，我不預(yù)期這在10納米或7納米節(jié)點會有所改變。”ngAesmc

這些討論現(xiàn)在看起來都太理論，但先進(jìn)工藝節(jié)點組件的實際工程成本，已經(jīng)證明對產(chǎn)業(yè)界大多數(shù)廠商來說都太昂貴；因此如各方之預(yù)測，半導(dǎo)體產(chǎn)業(yè)確實已經(jīng)分頭發(fā)展，只有少數(shù)會追求微縮至7納米，而大多數(shù)仍維持采用28納米或更舊節(jié)點的設(shè)計。ngAesmc

下圖是一位半導(dǎo)體產(chǎn)業(yè)資深編輯Ed Sperling在最近發(fā)表的一篇博客文章中所引用的，從每一季臺積電(TSMC)財報統(tǒng)計出的先進(jìn)工藝節(jié)點營收變化；從中或許更可以看出，已經(jīng)有50年歷史的摩爾定律是真的已到盡頭，產(chǎn)業(yè)界現(xiàn)在要面對一個全新的現(xiàn)實。

類似的趨勢觀察也來自于Mentor Graphics一位作者的博客文章：“65納米及以上的工藝節(jié)點，仍占據(jù)整體晶圓產(chǎn)量約43%、或是48%的晶圓廠產(chǎn)能；更明顯的趨勢是，65納米及以上節(jié)點占據(jù)所有初始設(shè)計(design starts)的近85% (如下圖)；顯然成熟工藝節(jié)點仍然不會在短時間之內(nèi)功成身退。”

這對創(chuàng)新來說是個好消息，因為多樣化的選擇有助于支持新想法以及新技術(shù)，例如3D NAND、FD-SOI、MEMS…等等，這些技術(shù)能為新興的物聯(lián)網(wǎng)(IoT)應(yīng)用實現(xiàn)新產(chǎn)品。
ngAesmc