英特爾(Intel)透露，其10納米工藝性能可望超越其他晶圓代工廠，并將為包括樂金電子(LG Electronics)在內(nèi)的廠商生產(chǎn)ARM核心手機芯片；為此Intel與ARM的Artisan物理層IP部門合作，推出采用ARM的64位核心 之10納米工藝參考設(shè)計。bLjesmc
上述新信息是Intel在近日于美國舊金山舉行的該公司年度技術(shù)論壇IDF(Intel Developer Forum)期間發(fā)布，顯示這家處理器巨擘正持續(xù)強化其半導(dǎo)體工藝技術(shù)能力，并凸顯了該公司需要透過剛起步的晶圓代工業(yè)務(wù)來充分參與手機市場。bLjesmc
此外中國芯片設(shè)計企業(yè)展訊(Spreadtum)將以Intel目前的14納米工藝生產(chǎn)手機芯片。還有Intel的14納米Stratix 10系列FPGA組件將于下一季開始提供樣品；該組件采用創(chuàng)新的封裝技術(shù)，號稱能提供比現(xiàn)有2.5D技術(shù)更低的成本。bLjesmc
Intel的10納米工藝節(jié)點仍在開發(fā)階段，將可達到54納米的閘極間距(gate pitch)；Intel制造部門資深院士Mark Bohr表示：“這會是數(shù)年來所有半導(dǎo)體業(yè)者可量產(chǎn)之技術(shù)中，閘極間距最緊密的；”他指出，Intel的10納米與7納米工藝將繼續(xù)朝向提供更高密度芯片 以及更低晶體管單位成本的趨勢發(fā)展。bLjesmc
Bohr補充，盡管晶圓成本隨著工藝步驟以及光罩層數(shù)增加而持續(xù)提升：“摩爾定律(Moore’s law)仍然活躍，晶體管成本也持續(xù)下降，至少在Intel這里是這樣?！?br>
Intel表示其10納米工藝的晶體管閘極間距比同業(yè)領(lǐng)先兩年（來源：Intel）bLjesmc
市場研究機構(gòu)VLSI Research 總經(jīng)理G. Dan Hutcheson表示，Intel僅兩歲半的晶圓代工業(yè)務(wù)一路走來十分低調(diào)，看起來甚至像是已經(jīng)退出了，但藉由新公布的合作案，Intel已經(jīng)準備好為采用ARM架構(gòu)的Android手機以及物聯(lián)網(wǎng)(IoT)設(shè)備生產(chǎn)芯片：“很多物聯(lián)網(wǎng)設(shè)備都會是采用ARM架構(gòu)。”bLjesmc
Intel的14納米與10納米工藝節(jié)點，預(yù)期將提供比以往都緊密的邏輯區(qū)域以及更低的晶體管成本，但Bohr表示，有鑒于晶圓片成本以及工藝復(fù)雜度不斷提高，各個世代節(jié)點之間的時間差距仍將維持在2~2.5年。bLjesmc
他指出：“我們正投資更多心力在衍生技術(shù)上，好讓這些非常昂貴的工藝節(jié)點能有更多的應(yīng)用、延長它們的生命周期；而在二十年前，我們會是在某個工藝節(jié)點量產(chǎn)兩年之后就讓它功成身退；”因此Intel已經(jīng)準備好開始生產(chǎn)下一代的14+節(jié)點芯片，性能可望提升12%；至于其10納米工藝節(jié)點，預(yù)期將會有10+、 10++等衍生技術(shù)，但Bohr婉拒透露更多細節(jié)。
Intel預(yù)期在10納米節(jié)點提供最緊密的邏輯晶體管區(qū)域，并一直到7納米節(jié)點持續(xù)降低晶體管成本bLjesmc
EUV微影與EMIB封裝技術(shù)
Intel的10納米節(jié)點仍將只使用浸潤式微影(immersion lithography)技術(shù)，而Bohr表示，開發(fā)中的7納米工藝節(jié)點：“一開始將會以采用全浸潤式微影來設(shè)計，不過一旦EUV工具正常運作時間達到九成以上、產(chǎn)能也更高，我們會很樂意將部份層數(shù)改為EUV，以減少光罩數(shù)量；”而對于EUV的量產(chǎn)，他表示有合理的信心，但很難說會是在一年之內(nèi)或是還要三年。bLjesmc
VLSI Research的Hutcheson表示，盡管有臺積電(TSMC)等同業(yè)緊追在后，Intel在10納米節(jié)點仍維持領(lǐng)先地位：“Intel的微影技術(shù)是只要能取得工具，馬上就能做──他們的光罩廠(mask shop)無人能及。”bLjesmc
Intel在封裝領(lǐng)域似乎也因為其一年多前發(fā)表的嵌入式多芯片互連橋接技術(shù)(embedded multi-die interconnect bridge，EMIB)而擁有成本優(yōu)勢；該公司FPGA事業(yè)群(即過去的Altera)總經(jīng)理在IDF上展示了以EMIB連結(jié)4個外部Serdes的 Stratix 10組件。bLjesmc
EMIB 以無須完整硅中介層(silicon interposer)的方式連結(jié)并排的裸晶，可因此降低成本并超越光罩極限擴展組件規(guī)模；而Intel晶圓代工事業(yè)群另一位主管Zane Ball表示，EMIB工藝也很容易生產(chǎn)，未來的Stratix產(chǎn)品將采用EMIB鏈接內(nèi)存以及模擬組件，搭配14納米與10納米的芯片。bLjesmc
對此Hutcheson表示，與Xilinx等競爭對手采用的硅中介層方案相較，EMIB技術(shù)顯然能以更低的成本達到相同的性能；而晶圓代工業(yè)者在封裝技術(shù)上的較勁也越來越激烈。
Stratix 10將是首款采用EMIB技術(shù)的組件bLjesmc
Ball表示，Intel的晶圓代工業(yè)務(wù)將專注于兩個關(guān)鍵市場：網(wǎng)絡(luò)基礎(chǔ)建設(shè)與手機：“手機應(yīng)用是晶圓代工市場的最大宗。”bLjesmc
這樣的決策對Intel來說是合理的，為了尋求大量設(shè)計填滿其晶圓廠產(chǎn)能；不過對軍事航天芯片設(shè)計業(yè)者來說可能會感到失望，這些廠商正抱怨失去了IBM那樣在進行國防項目時的可信任伙伴，卻又不容易取得Intel節(jié)點的相關(guān)信息。bLjesmc
Intel的14納米節(jié)點已經(jīng)生產(chǎn)了Achronix的FPGA以及Netronome網(wǎng)絡(luò)處理器，其Serdes技術(shù)包括56Gbit/second的PAM-4 功能區(qū)塊，也能提供晶圓代工客戶。Intel的晶圓代工部門在一年前經(jīng)歷管理層變動；而今年稍早Intel則決定放棄手機應(yīng)用處理器業(yè)務(wù)。bLjesmc
bLjesmc
