這一方面說(shuō)明在人工智能、移動(dòng)和高性能計(jì)算(HPC)應(yīng)用驅(qū)動(dòng)下，半導(dǎo)體市場(chǎng)正逐漸復(fù)蘇，市場(chǎng)對(duì)于先進(jìn)制程產(chǎn)能的需求非常旺盛；另一方面，全球范圍內(nèi)瞄準(zhǔn)先進(jìn)制程的幾大巨頭間的競(jìng)爭(zhēng)也十分激烈，都意在通過(guò)展示綜合實(shí)力獲得更多市場(chǎng)份額。不過(guò)，有意思的是，在3nm和2nm節(jié)點(diǎn)上，市場(chǎng)的關(guān)注點(diǎn)卻并不完全一致。Jacesmc

3nm“漲聲陣陣”

近期，多家芯片廠商和晶圓代工廠陸續(xù)宣布價(jià)格調(diào)整。以臺(tái)積電為例，七大客戶(英偉達(dá)、AMD、英特爾、高通、聯(lián)發(fā)科、蘋果及谷歌)陸續(xù)導(dǎo)入3 納米制程，臺(tái)積電訂單已滿至2026年。為此，臺(tái)積電傳出將上調(diào)3nm、5nm先進(jìn)制程和先進(jìn)封裝的定價(jià)，其中3nm漲幅可能超過(guò)5%，先進(jìn)封裝明年漲幅或達(dá)10%—20%。 Jacesmc

原材料成本上升、供應(yīng)鏈壓力以及市場(chǎng)需求回暖等因素，被視作晶圓代工漲價(jià)的主要原因。畢竟無(wú)論是先進(jìn)工藝，還是先進(jìn)封裝，各種“先進(jìn)”背后的投入也不是不計(jì)代價(jià)的，在高昂的成本壓力面前，即便是臺(tái)積電這樣的大廠也得想方設(shè)法節(jié)約資本支出，降低成本，提高利潤(rùn)。Jacesmc

成本壓力一方面當(dāng)然來(lái)自先進(jìn)的技術(shù)。相關(guān)分析機(jī)構(gòu)的數(shù)據(jù)顯示，與3nm處理器相比，2nm芯片成本將增長(zhǎng)約50%。以一個(gè)產(chǎn)能約為每月50000片2nm晶圓產(chǎn)線為例，其成本約為280億美元，相比之下同產(chǎn)能的3nm產(chǎn)線的成本約為200億美元，EUV光刻設(shè)備數(shù)量的增加被視作成本增加的主要原因之一。即便有蘋果、英偉達(dá)、高通、AMD下單，臺(tái)積電肯定也要在成本控制上下點(diǎn)功夫。Jacesmc

臺(tái)積電總裁魏哲家預(yù)測(cè)，未來(lái)五年AI服務(wù)器處理器將以50%的年復(fù)合增速增長(zhǎng)，到2028年占臺(tái)積電整體營(yíng)收比例將超過(guò)20%?，F(xiàn)階段大多數(shù)AI加速器采用臺(tái)積電4/5nm制程，且考慮到先進(jìn)制程帶來(lái)的節(jié)能表現(xiàn)，客戶對(duì)3nm乃至2nm的采用意愿相當(dāng)高，越來(lái)越多的客戶希望能夠使用2nm制程。為此2年之后，臺(tái)積電很有可能就將從3納米走向2納米。Jacesmc

另一方面，根據(jù)臺(tái)積電2024年Q1財(cái)報(bào)，其3nm、5nm和7nm工藝的出貨量分別占總收入的9%、37%和19%，三者相加達(dá)到了銷售金額的65%，低于上一季度的67%，主要是3nm工藝出貨量下降，拉低了產(chǎn)品均價(jià)。同時(shí)，這一季度內(nèi)，臺(tái)積電單片晶圓(等效12英寸)收入約為6228美元，環(huán)比下降407美元。Jacesmc

魏哲家指出，與去年第四季度相比，部分產(chǎn)業(yè)復(fù)蘇速度低于預(yù)期，因此將對(duì)今年全球半導(dǎo)體市場(chǎng)(不包括存儲(chǔ)芯片)增幅從此前預(yù)計(jì)的20%下調(diào)至10%，臺(tái)積電本身則維持同比增長(zhǎng)21-26%的增速。而在定價(jià)策略上，魏哲家表示，海外廠成本高，且有通脹影響，預(yù)期客戶會(huì)分擔(dān)更高成本，臺(tái)積電將通過(guò)策略性定價(jià)、與當(dāng)?shù)卣３置芮泻献鞔_保支持等手段保持長(zhǎng)期毛利率。Jacesmc

2nm“炮聲隆隆”

從臺(tái)積電中國(guó)技術(shù)論壇到三星代工論壇(SFF)，頭部晶圓廠密集展示自己最先進(jìn)的工藝技術(shù)路線圖的意圖十分明顯。種種跡象表明，新一輪先進(jìn)制程市場(chǎng)爭(zhēng)奪戰(zhàn)一觸即發(fā)。Jacesmc

臺(tái)積電

采用Nano Sheet技術(shù)的臺(tái)積電2nm制程將包括N2、N2P和N2X三個(gè)版本，預(yù)計(jì)2025年實(shí)現(xiàn)技術(shù)量產(chǎn)，第二代N2P和A16(1.6nm)將在2026年量產(chǎn)。與第一代N2工藝相較，N2P相同主頻和晶體管數(shù)量的情況下，功耗可降低5%-10%，在相同功耗和晶體管數(shù)量的情況下，性能可提高5%-10%。表明晶體管架構(gòu)已從平面FET演進(jìn)至鰭片F(xiàn)ET(FinFET)，并將迎來(lái)再次變革，向納米片發(fā)展。Jacesmc

除了納米片之外，還有垂直堆疊的nFET和pFET，即CFET形態(tài)晶體管，它可能是晶體管升級(jí)的一個(gè)發(fā)展方向。臺(tái)積電一直在積極研究將CFET架構(gòu)用于下一步技術(shù)升級(jí)，行業(yè)普遍認(rèn)為這將是“Nano Sheet架構(gòu)后下一代全新晶體管架構(gòu)創(chuàng)新”。根據(jù)預(yù)測(cè)，考慮到布線和工藝的復(fù)雜性，CFET的密度增益可能在1.5-2倍之間。Jacesmc

除CFET外，臺(tái)積公司在低維溝道材料領(lǐng)域也實(shí)現(xiàn)了突破，如WS2或WoS2等無(wú)機(jī)納米管或納米碳管，有助于進(jìn)一步推動(dòng)尺寸微縮和能耗降低。這也意味著臺(tái)積電未來(lái)將CFET導(dǎo)入更先進(jìn)埃米級(jí)制程外，也會(huì)持續(xù)推動(dòng)更先進(jìn)晶體管架構(gòu)創(chuàng)新，實(shí)現(xiàn)讓單一邏輯芯片容納超2000億顆晶體管的目標(biāo)。Jacesmc

三星

三星日前在美國(guó)晶圓代工論壇(SFF)上公布了其芯片制造工藝技術(shù)的最新路線圖，涉及的重點(diǎn)包括2納米/1.4納米工藝、以及將在未來(lái)三年內(nèi)向客戶提供具有背面供電技術(shù)的路線圖。Jacesmc

總體而言，SF2節(jié)點(diǎn)(以前稱為SF3P)預(yù)計(jì)會(huì)在2025年推出，主要針對(duì)高性能計(jì)算和智能手機(jī)應(yīng)用而設(shè)計(jì)。與3nm工藝(SF3)相比，三星的2nm工藝性能提升12%，功率效率提升25%，面積減少5%。Jacesmc

2026年，三星計(jì)劃推出SF2P，這是SF2的性能增強(qiáng)版本，其特點(diǎn)是速度更快但密度更低；2027年，三星將發(fā)布SF2Z，該產(chǎn)品將采用背面供電技術(shù)(BSPDN)，從而提高性能并增加晶體管密度。此外，這一改進(jìn)還旨在提高電源質(zhì)量和管理壓降(IR Drop)，以應(yīng)對(duì)先進(jìn)芯片生產(chǎn)過(guò)程中的關(guān)鍵挑戰(zhàn)。 Jacesmc

同步推出的還有三星SF1.4節(jié)點(diǎn)計(jì)劃，標(biāo)志著三星將有望在2027年進(jìn)入1.4 納米級(jí)別賽道。與 SF2Z 不同的是，SF1.4 將不包括背面電源傳輸，這使三星有別于英特爾和臺(tái)積電，后者將在其 2nm級(jí)和1.6nm級(jí)節(jié)點(diǎn)上引入背面電源傳輸。Jacesmc

除了推出高端節(jié)點(diǎn)外，三星還發(fā)布了SF4U，這是4納米級(jí)節(jié)點(diǎn)的高性價(jià)比變體，通過(guò)光學(xué)收縮提高了功率、性能和面積(PPA)，預(yù)計(jì)將于 2025 年量產(chǎn)。Jacesmc

Rapidus

這家來(lái)自日本的公司也正在成為2nm工藝的新興力量。日前，Rapidus宣布與IBM公司展開(kāi)合作，共同開(kāi)發(fā)適用于2nm工藝的Chiplet封裝量產(chǎn)技術(shù)，預(yù)計(jì)將在2nm制程項(xiàng)目上投資5萬(wàn)億日元(約合350億美元)。Jacesmc

Rapidus成立于2022年，是一家由索尼、豐田、NTT、三菱、NEC、鎧俠和軟銀等八家日本企業(yè)共同出資成立的半導(dǎo)體公司。根據(jù)官方資料，Rapidus不僅在2納米工藝技術(shù)研發(fā)上取得了顯著進(jìn)展，還獲得了日本政府的強(qiáng)力支持，包括來(lái)自經(jīng)產(chǎn)省535 億日元的后端工藝巨額補(bǔ)貼，意在縮短設(shè)計(jì)、晶圓加工、三維封裝等半導(dǎo)體生產(chǎn)周期。Jacesmc

當(dāng)然，僅僅學(xué)到IBM 2nm工藝，并不意味著可以直接將其應(yīng)用于Rupidus晶圓廠的大規(guī)模生產(chǎn)，有很多工程問(wèn)題需要解決，這不是一朝一夕的事情。另外一個(gè)挑戰(zhàn)則是Rapidus能獲得多少EUV設(shè)備，尤其是在與其它幾家晶圓廠展開(kāi)爭(zhēng)奪時(shí)。Jacesmc

英特爾

在五月的財(cái)報(bào)電話會(huì)議上，Intel CEO帕特·基辛格(Pat Gelsinger)強(qiáng)調(diào)指出，公司的第一代全柵極(GAA) RibbonFET工藝，即intel 20A，有望在今年推出。后續(xù)產(chǎn)品是intel 18A，預(yù)計(jì)將于 2025 年上半年投入生產(chǎn)，產(chǎn)品也將在不久后上市。Jacesmc

開(kāi)啟埃米時(shí)代的兩大利器是RibbonFET和PowerVia技術(shù)。RibbonFET是英特爾對(duì)GAA(Gate All Around)晶體管的實(shí)現(xiàn)，它將成為公司自2011年率先推出FinFET以來(lái)的首個(gè)全新晶體管架構(gòu)；PowerVia是英特爾獨(dú)有的、業(yè)界首個(gè)背面電能傳輸網(wǎng)絡(luò)，通過(guò)消除晶圓正面供電布線需求來(lái)優(yōu)化信號(hào)傳輸。Jacesmc

在英特爾的規(guī)劃中，率先采用ASML最新的高數(shù)值孔徑(High-NA)極紫外(EUV)光刻機(jī)也是與競(jìng)爭(zhēng)對(duì)手不同的點(diǎn)。按照英特爾方面的說(shuō)法，新工具能夠大幅提高下一代處理器的分辨率和功能擴(kuò)展能力，使英特爾代工廠能夠在英特爾18A之后繼續(xù)保持工藝領(lǐng)先地位。Jacesmc

結(jié)語(yǔ)

期待未來(lái)幾年內(nèi)實(shí)現(xiàn)單芯片上超過(guò)2000億個(gè)晶體管，并通過(guò)3D封裝達(dá)到超過(guò)1萬(wàn)億個(gè)晶體管，是臺(tái)積電制定的雄心勃勃的技術(shù)突破計(jì)劃。英特爾CEO帕特·基辛格也曾表示，“無(wú)處不在的計(jì)算、從云到邊緣的基礎(chǔ)設(shè)施、無(wú)處不在的連接以及人工智能，是當(dāng)今時(shí)代的四大超級(jí)技術(shù)力量。”Jacesmc

當(dāng)這些豪言壯語(yǔ)被投射到先進(jìn)半導(dǎo)體制程工藝上時(shí)，我們既看到了樂(lè)觀的市場(chǎng)預(yù)期、火熱的競(jìng)爭(zhēng)和微妙的合作，也看到了國(guó)內(nèi)晶圓代工與頭部企業(yè)間不小的差距，唯有不斷向上，才有望實(shí)現(xiàn)突破。Jacesmc