實際上，不僅是芯片制程工藝在升級，其對檢測設(shè)備的要求也在升級。好的檢測方案可幫助芯片公司，更早發(fā)現(xiàn)有缺陷的芯片，從而節(jié)省芯片生產(chǎn)的成本。在芯片設(shè)計日趨復(fù)雜、功能不斷優(yōu)化的趨勢下，自動測試設(shè)備(ATE)提供商是如何滿足各種芯片測試的需求的？yc2esmc

日前，泰瑞達亞太區(qū)銷售副總裁Richard Hsieh和泰瑞達中國區(qū)總經(jīng)理黃飛鴻(Felix Huang)以芯片測試助力“汽車芯片實現(xiàn)零質(zhì)量缺陷目標(biāo)”為例，分享了“如何利用先進的測試解決方案減少缺陷逃逸、降低報廢成本，并通過設(shè)計-制造-測試閉環(huán)實現(xiàn)良率目標(biāo)”的話題，強調(diào)了完善的芯片測試方案對降低芯片生產(chǎn)成本、提升芯片良率的重要意義。yc2esmc

yc2esmc

測試設(shè)備伴隨芯片迭代而不斷升級

在過去三十余年里，芯片的制程從1990年的0.8μm工藝(英特爾50MHz 486微處理器)，一路演進到現(xiàn)在的2nm、3nm工藝，未來還將向1nm制程演進。芯片制程的演進也帶來了很多新挑戰(zhàn)——尤其在功能部分，要求測試速度越來越快，同時芯片設(shè)計也越來越復(fù)雜。yc2esmc

“不同的芯片在設(shè)計方面，可能會采用不同的制程，在CMOS的制程里制造數(shù)字芯片或‘數(shù)字+混合信號+RF’芯片，其實是一個很大的挑戰(zhàn)。”Richard解釋說，因為不同的芯片設(shè)計和制造工藝，可能會有不同的特點和要求，所以EDA設(shè)計需考慮到這些差異，并為之做出相應(yīng)的調(diào)整。但由于EDA工具的功能存在一定的局限性，無法完全滿足所有設(shè)計和制造工藝的需求，這就需要它在功能方面不斷改進和優(yōu)化。yc2esmc

在芯片設(shè)計和制造過程中，測試設(shè)備用于檢測和評估芯片的性能、功能和可靠性。由于不同的設(shè)計和制程工藝，可能會產(chǎn)生不同的芯片特性，針對不同的芯片類型和制造工藝，測試設(shè)備也要進行調(diào)整和優(yōu)化。為了更好地滿足芯片測試的需求，測試設(shè)備升級的周期也在縮短。yc2esmc

泰瑞達1995年推出的J750圍繞數(shù)字板卡的密度、電源模塊等已經(jīng)了三代。黃飛鴻介紹說：“之前每5-6年迭代一次SoC平臺、每6-7年升級一代板卡，現(xiàn)在的升級周期縮短到3-4年。而泰瑞達2019年推出的UltraFLEXplus，其設(shè)計的生命周期是20年，每五年做一次小升級，并且始終保持開發(fā)軟件全兼容。”yc2esmc

令人十分驚喜的是，一些客戶仍在使用泰瑞J750來測試量產(chǎn)的芯片。黃飛鴻解釋道，J750最初設(shè)計的指標(biāo)范圍覆蓋比較廣，能滿足國產(chǎn)MCU的測試指標(biāo)，同時車規(guī)MCU更強調(diào)測試穩(wěn)定性，J750經(jīng)過20多年的迭代，已經(jīng)具備極好的穩(wěn)定性，所以這款產(chǎn)品才能使用這么久。yc2esmc

一般來說，測試設(shè)備的穩(wěn)定性可通過MTBF(Mean Time Between Failure，平均無故障時間)指標(biāo)來確定，也即是“在滿負(fù)荷不停機運行的情況下，設(shè)備板卡兩次失效之間的平均時間”，而J750可連續(xù)無故障運行8760個小時，其穩(wěn)定性超過其他測試設(shè)備。yc2esmc

在談到國產(chǎn)化相關(guān)的話題時，黃飛鴻也指出，泰瑞達在中國的策略是：扎根中國、服務(wù)中國。雖然泰瑞達是美國獨資公司，但是它在中國已經(jīng)扎根了20余年，在中國是一直是本土化的企業(yè)。據(jù)悉，在過去3年里，泰瑞達支持本土芯片企業(yè)的工程團隊已突破60人。“其實我們所有的測試設(shè)備的美國成分都遠低于3%，甚至一些設(shè)備的美國技術(shù)含量在1%左右，所以在合規(guī)性方面不存在問題。”yc2esmc

另外，對芯片測試設(shè)備投資而言，資產(chǎn)是否能有效運用也很重要。測試產(chǎn)業(yè)是一個重資本投資的產(chǎn)業(yè)，要把測試設(shè)備的利用率設(shè)計得更高，能檢測更多采用不同技術(shù)的芯片，且可維持很長的產(chǎn)品生命周期，才能取得更好的投資回報率。Richard以芯片測試為例指出，可通過增加“同測數(shù)”來降低成本，但這會讓接口設(shè)計更復(fù)雜，也是影響芯片上市的原因之一，對此泰瑞達已經(jīng)提前考慮到并且提供了高質(zhì)量的解決方案。yc2esmc

在測試先進工藝芯片時，會出現(xiàn)很多的測試數(shù)據(jù)，如何去分析、應(yīng)用這些數(shù)據(jù)，助力提升芯片設(shè)計和量產(chǎn)良率，也是測試廠商當(dāng)下面臨的挑戰(zhàn)。泰瑞達的解決方案是：采用軟硬件結(jié)合的方式，從芯片設(shè)計環(huán)節(jié)開始，就參與進來做測試策略，一直到最后的系統(tǒng)端測試，全程參與不同環(huán)節(jié)的測試，最終幫助客戶提升芯片良率。yc2esmc

助力國產(chǎn)汽車芯片實現(xiàn)“零缺陷”目標(biāo)

汽車行業(yè)對半導(dǎo)體的帶動，主要受電動化、智能化兩大因素驅(qū)使。根據(jù)S&P Global Mobility數(shù)據(jù)顯示：2023年平均每輛車使用的半導(dǎo)體器件的金額為800-1000美金，預(yù)計2028年該數(shù)字將提升到1500美金。中國作為全球最大的新能源汽車市場，在該國聚集著許多車規(guī)級芯片供應(yīng)商，也有許多芯片測試的需求。因此，對ATE廠商來說，中國充滿著大量的市場機會。yc2esmc

相比于普通的消費類芯片，車規(guī)芯片有更嚴(yán)格的質(zhì)量要求，其目標(biāo)是“零質(zhì)量缺陷(0 DPPM，即每百萬件不合格品為零)”。同時，汽車行業(yè)的不同環(huán)節(jié)也有不同的質(zhì)量標(biāo)準(zhǔn)，比如針對芯片設(shè)計有AECQ100標(biāo)準(zhǔn)，針對全功能有ISO-26262安全功能要求，針對工廠有IATF16949認(rèn)證……黃飛鴻強調(diào)說，任何一個環(huán)節(jié)都不能掉鏈子，哪怕出錯率只有萬分之一，但不同環(huán)節(jié)的出錯率相乘之后，最終也會導(dǎo)致很大的質(zhì)量缺陷。yc2esmc

·靈活的測試平臺可降低測試成本

yc2esmc

追求“零質(zhì)量缺陷”也會帶來更多的成本。如上圖最左邊的趨勢圖顯示，橫坐標(biāo)代表質(zhì)量等級，縱坐標(biāo)代表成本，紅色線條代表“質(zhì)量等級越高，器件的失效成本就越低”，綠色線條體現(xiàn)“追求高質(zhì)量也會額外增加成本”，這就需要做預(yù)防性的提前檢測。紅綠線的交界點是藍色線條，其最低點是達到最小質(zhì)量成本前提下的甜蜜點(Honey point)。不同功能的車規(guī)芯片來說，比如ADAS芯片、自動駕駛芯片、智能駕艙芯片、MCU控制芯片、傳感器等，它們的標(biāo)準(zhǔn)和成本都不一樣。yc2esmc

上圖右邊部分列舉了測試車規(guī)芯片時可能會遇到的一些問題，包括：重要的故障沒有被檢測到；重復(fù)計算導(dǎo)致非常低效的測試；無法盡早發(fā)現(xiàn)問題，等后續(xù)發(fā)現(xiàn)問題時，成本已呈指數(shù)級增長；芯片測試的自動化程度不足，并且缺乏重復(fù)使用的機會；對問題缺乏抽象和系統(tǒng)級別的理解。在設(shè)計測試方案和策略的初期階段,就需要考慮到避免以上所有問題的出現(xiàn)。yc2esmc

此外，隨著汽車的算力在增加，其芯片的集成度也在提高。很多汽車業(yè)內(nèi)人士認(rèn)為，汽車芯片技術(shù)的主流將朝著Chiplet和異構(gòu)集成發(fā)展。黃飛鴻坦言，這種趨勢也給ATE廠商帶來了更大的挑戰(zhàn)。Chiplet又稱芯?；蛘咝⌒酒?，它是將一類滿足特定功能的Die(裸片)，通過Die-To-Die內(nèi)部互聯(lián)技術(shù),實現(xiàn)多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個系統(tǒng)芯片，以實現(xiàn)一種新形式的IP復(fù)用。yc2esmc

“Chiplet在把不同功能/工藝的模塊封裝在一顆芯片中，這省掉了一些工藝方面的花費。但它給ATE廠商帶來的難題在于——‘如何檢測Chiplet內(nèi)部不同Die’。Chiplet中的不同Die之間在互連時，并非所有的管腳都放在殼體外，也意味著無法測試到內(nèi)部所有的Die。這需要芯片設(shè)計公司來完善Chiplet的標(biāo)準(zhǔn)，進一步確定管腳的擺放問題。”yc2esmc

目前，ADAS芯片的要求是10 DPPM，即每百萬件不合格品為10，要達到車規(guī)要求的“零質(zhì)量缺陷”，是一件相當(dāng)困難的事。ATE要從前到后全鏈路覆蓋，對芯片進行多環(huán)節(jié)的篩選，比如晶圓階段的檢測、PCB板的檢測，以及上系統(tǒng)板后整個芯片功能的檢測等。yc2esmc

具體來看，ATE廠商在設(shè)計芯片時，就要考慮好從設(shè)計到量產(chǎn)的全部流程；在實現(xiàn)流程的過程中，要考慮如何多人、多步驟協(xié)作，這一切盡可能自動化；還要考慮是否有可靠的工具，來做實時性、可預(yù)測性、智能性的分析。以上所有環(huán)節(jié)都需要大數(shù)據(jù)的支撐。yc2esmc

當(dāng)然，即使通過了晶圓測試和成品測試，也不意味著測試流程的完結(jié)。因為以上兩個階段的測試項目，無法100%排除掉有問題的芯片，需把芯片安裝到系統(tǒng)板上，只有通過了系統(tǒng)級測試才算結(jié)束。針對以上每一個測試環(huán)節(jié)，泰瑞達都能提供相應(yīng)的服務(wù)。yc2esmc

yc2esmc

為了幫助企業(yè)最小化測試成本，泰瑞達還提供FLEX測試平臺，如上圖所示，該平臺中的測試項目可前后移動。當(dāng)芯片上的缺陷越早被發(fā)現(xiàn)，比如在晶圓測試階段就檢測出來，該芯片就不需要再進行成品測試，只需看封裝可能導(dǎo)致的Die與Die互聯(lián)帶來的問題。與封裝工藝成本相比，芯片的測試成本占比不大，越早發(fā)現(xiàn)問題就越節(jié)省封裝成本。這要求檢測設(shè)備具有非常好的穩(wěn)定性、可重復(fù)性，測試能力和覆蓋率能夠達到相應(yīng)的要求。“在整個流程中，要不斷分析數(shù)據(jù)，只有分析完數(shù)據(jù)后，才知道哪些可往前移。想要在某個階段測試更多芯片，就要在這一階段配置更多的測試設(shè)備。”黃飛鴻表示。yc2esmc

可能會有人好奇ATE行業(yè)的盈利模式。黃飛鴻分享道，“我們這個行業(yè)的盈利模式是銷售設(shè)備。比如，臺積電、SMIC等Fab，會購買我們的設(shè)備來測試晶圓。日月光、SPIL等OSAT廠，以及獨立的測試廠，也會購買我們的設(shè)備，在芯片封裝好后做測試。但測試廠購買什么設(shè)備由芯片設(shè)計公司決定，我們與芯片設(shè)計公司共同開發(fā)程序、設(shè)計芯片測試方案，后者會告訴測試工廠要采購多少臺某款型號的設(shè)備，然后再付給測試廠相應(yīng)的機時費(hour rate)。”yc2esmc

·一系列工具集為提升芯片良率賦能

除了重資產(chǎn)的測試設(shè)備之外，泰瑞達還開發(fā)了一系列工具集，來助力設(shè)計人員在使用泰瑞達設(shè)備時，能盡早識別出有問題的芯片，從而提升芯片的良率。yc2esmc

yc2esmc

在測試策略階段，泰瑞達有一個PortBridge軟件，它是西門子EDA Tessent工具的界面接口。EDA的設(shè)計人員、DFT人員可通過PortBridge，用EDA工具直接連接泰瑞達的測試機，來控制晶圓測試、成品測試和系統(tǒng)端測試(SLT)，并根據(jù)它們的結(jié)果實時在線做調(diào)試。yc2esmc

在PortBridge軟件誕生之前，定位芯片工藝缺陷的流程非常復(fù)雜。EDA公司的DFT設(shè)計人員，在調(diào)試某顆芯片時會生成一個WGL Pattern(一個可編輯的文本文件)，再利用轉(zhuǎn)換工具來轉(zhuǎn)成ATE的向量，然后寫成芯片測試程序，測試工程師根據(jù)測試程序調(diào)試這顆芯片，芯片調(diào)試結(jié)果出來后再轉(zhuǎn)換成IC設(shè)計人員看得懂的格式，由IC設(shè)計人員來定位這個芯片失效是否與某個工藝流程有關(guān)。yc2esmc

為此，泰瑞達與EDA公司Mentor Graphics合作開發(fā)了PortBridge軟件，旨在幫助設(shè)計人員在初期階段直接調(diào)試芯片，有助于FAB在早期階段調(diào)試芯片良率。此外，PortBridge還能調(diào)試芯片IP，比如HDMI接口、LVDS接口、高速接口， IC設(shè)計人員可利用該軟件，通過ATE來訪問每個芯片IP，并對其進行調(diào)試，從而加速IP與芯片的融合。yc2esmc

yc2esmc

測試策略之后是測試程序階段。芯片的功能在不斷增加，導(dǎo)致芯片測試的代碼量巨大。最早測量一顆芯片(SoC混合芯片)，可能會有200個左右的測試項，約1000-2000行代碼?，F(xiàn)在的芯片測試項目有2萬行，代碼量達幾個到十幾個Giga?，F(xiàn)在一般需要一個團隊來開發(fā)測試程序，這對工具提出了自動化的要求。泰瑞達的測試程序開發(fā)基于IG-XL軟件，基于該軟件還有一個輔助工具Oasis，該工具可以檢測開發(fā)的代碼質(zhì)量。比如在Offline(脫機)階段運行Oasis工具，可自動檢查代碼有無錯誤和冗余。yc2esmc

yc2esmc

在黃飛鴻看來，數(shù)據(jù)分析是重中之重。上圖中間的設(shè)備是刻蝕機，左邊有不同的控制旋鈕，旋鈕有不同的變量/參數(shù)，蝕刻機右邊是ATE測試晶圓，其中大量數(shù)據(jù)會通過UltraEDGE(一個服務(wù)器)做質(zhì)量和數(shù)據(jù)統(tǒng)計，上面也可安裝第三方數(shù)據(jù)分析軟件，比如OptimalPlus、PDF數(shù)據(jù)管理軟件等，在其中進行加密和機器學(xué)習(xí)，對抓到的原始數(shù)據(jù)進行分析，把潛在的缺陷問題體現(xiàn)出來，也可把數(shù)據(jù)反饋給Foundry。因此，共有兩條途徑來調(diào)整和改善工藝，其最終的目的是提升良率、降低成本。yc2esmc

值得注意的是，UltraEDGE Server、FD Engine、Oasis輔助工具都使用了AI技術(shù)。黃飛鴻說，泰瑞達在3年前成立的一個研發(fā)團隊，針對AI如何加速測試結(jié)果分析進行研究。“我們根據(jù)常見的芯片失效問題形成一個模板，以后可以預(yù)測該問題是否會提前出現(xiàn)。對測試來說是要產(chǎn)生不同的模板，且具備提前學(xué)習(xí)的能力，提前把一些故障或缺陷識別出來。”yc2esmc

yc2esmc

由于UltraEDGE可安裝大數(shù)據(jù)分析軟件，在車規(guī)芯片測試中更多用的是Dynamic PAT(動態(tài)模板，DPAT)。以晶圓測試階段為例，針對每個晶圓來動態(tài)改變測試的靈敏度就叫動態(tài)分析。不過，數(shù)據(jù)的分析最終是看質(zhì)量指標(biāo)，不是只看最早的測試結(jié)果。涉及到車身安全、行車安全的標(biāo)準(zhǔn)很嚴(yán)格，在晶圓測試階段測一遍，封裝好后在老化前、老化后測三遍，芯片測試端至少有9道工序。因此，數(shù)據(jù)分析軟件對實現(xiàn)0 DPPM目標(biāo)極其重要。yc2esmc

最后，黃飛鴻也補充表示，其實車規(guī)芯片與非車規(guī)芯片，使用類似的測試設(shè)備，不同的是后面的數(shù)據(jù)處理，比如UltraEDGE、FD Engine的統(tǒng)計分析，車規(guī)芯片測試的要求更高，它不只是單純測試性能規(guī)格，而是要看它的統(tǒng)計分布，在每個晶圓上的物理分布、最低良率要求、不同溫度下的表現(xiàn)。通過統(tǒng)計分析排布后，再去綜合判斷是否合格，其背后的支撐是大數(shù)據(jù)分析。yc2esmc