2022年，臺(tái)積公司與其合作伙伴共創(chuàng)造了超過(guò)12,000種創(chuàng)新產(chǎn)品，運(yùn)用近300種不同的臺(tái)積公司技術(shù)。持續(xù)投資先進(jìn)邏輯工藝、3DFabric和特殊制程等技術(shù)，在適當(dāng)?shù)臅r(shí)間提供合適的技術(shù)，協(xié)助推動(dòng)客戶創(chuàng)新，是臺(tái)積電向業(yè)界做出的承諾。dxqesmc

但本次活動(dòng)并未邀請(qǐng)媒體參加，臺(tái)積電方面給出的原因是“技術(shù)論壇只面向用戶開(kāi)放”。會(huì)后，《國(guó)際電子商情》拿到了一份媒體背景資料，經(jīng)整理后與廣大讀者分享。dxqesmc

深耕先進(jìn)工藝

臺(tái)積電方面認(rèn)為，隨著 AI、5G和其他先進(jìn)工藝技術(shù)的發(fā)展，全球正通過(guò)智能邊緣網(wǎng)絡(luò)產(chǎn)生大量的運(yùn)算工作負(fù)載，需要更快、更節(jié)能的芯片來(lái)滿足此需求。預(yù)計(jì)到2030年，因需求激增，全球半導(dǎo)體市場(chǎng)將達(dá)到約1萬(wàn)億美元規(guī)模，其中高性能計(jì)算(HPC)相關(guān)應(yīng)用占40%、智能手機(jī)占30%、汽車占15%、物聯(lián)網(wǎng)占10%。dxqesmc

隨著臺(tái)積電的先進(jìn)工藝技術(shù)從10納米發(fā)展至2納米，其能源效率在十年間以15%的年復(fù)合增長(zhǎng)率提升，以支持半導(dǎo)體產(chǎn)業(yè)的驚人成長(zhǎng)。同時(shí)，臺(tái)積電先進(jìn)工藝技術(shù)的產(chǎn)能年復(fù)合增長(zhǎng)率在2019年至2023年間將超過(guò)40%。dxqesmc

作為第一家于2020年開(kāi)始量產(chǎn)5納米的晶圓廠，臺(tái)積電通過(guò)推出N4、N4P、N4X 和 N5A等技術(shù)，持續(xù)強(qiáng)化其5納米工藝家族。而在移動(dòng)和HPC應(yīng)用驅(qū)動(dòng)下，其3納米工藝作為半導(dǎo)體產(chǎn)業(yè)中第一個(gè)實(shí)現(xiàn)高量產(chǎn)和高良率的工藝技術(shù)，也將快速、順利地實(shí)現(xiàn)產(chǎn)能提升(ramping)。2024年和2025年，臺(tái)積公司還將推出N3P和N3X來(lái)提升工藝技術(shù)價(jià)值，在提供額外性能和面積優(yōu)勢(shì)的同時(shí)，保持了與N3E的設(shè)計(jì)規(guī)則兼容性，能夠最大程度地實(shí)現(xiàn)IP復(fù)用。dxqesmc

先進(jìn)制程的缺陷密度(D0)和每百萬(wàn)件產(chǎn)品缺陷數(shù)(DPPM)是衡量晶圓廠制造卓越性的兩大重要指標(biāo)。數(shù)據(jù)顯示，盡管N5工藝復(fù)雜度遠(yuǎn)高于N7，但在相同階段，N5的良率優(yōu)化比N7更好；N3工藝技術(shù)的D0效能已經(jīng)與N5同期的表現(xiàn)相當(dāng)；N7和N5制程技術(shù)在包括智能手機(jī)、電腦和汽車等方面展現(xiàn)了領(lǐng)先業(yè)界的DPPM，N3的DPPM將很快就能追上N5的表現(xiàn)。dxqesmc

此外，臺(tái)積電還推出了業(yè)界第一個(gè)基于3納米的Auto Early技術(shù)，命名為N3AE，并提供以N3E為基礎(chǔ)的汽車制程設(shè)計(jì)套件(PDK)，讓客戶能夠提早采用3納米技術(shù)來(lái)設(shè)計(jì)汽車應(yīng)用產(chǎn)品，以便于2025年及時(shí)采用屆時(shí)已全面通過(guò)汽車制程驗(yàn)證的N3A工藝技術(shù)。dxqesmc

TSMC 3DFabric^TM技術(shù)

為了進(jìn)一步發(fā)展微縮技術(shù)，以在單芯片片上系統(tǒng)(monolithic SoCs)中實(shí)現(xiàn)更小且更優(yōu)異的晶體管，臺(tái)積電還在開(kāi)發(fā)3DFabric技術(shù)，通過(guò)發(fā)揮異質(zhì)整合的優(yōu)勢(shì)，將系統(tǒng)中的晶體管數(shù)量提高5倍，甚至更多。3DFabric系統(tǒng)整合技術(shù)包括各種先進(jìn)的3D芯片堆疊和先進(jìn)封裝技術(shù)，以支持廣泛的下一代產(chǎn)品，包括：dxqesmc

在3D芯片堆疊方面，通過(guò)在系統(tǒng)整合芯片(TSMC-SoIC®)技術(shù)家族中加入微凸塊的SoIC-P，得以支持更具成本敏感度的應(yīng)用。dxqesmc

2.5D CoWoS平臺(tái)實(shí)現(xiàn)先進(jìn)邏輯和高頻寬記憶體的整合，適用于人工智能、機(jī)器學(xué)習(xí)和數(shù)據(jù)中心等HPC應(yīng)用；整合型扇出層疊封裝技術(shù)(InFO PoP)和InFO-3D支持移動(dòng)應(yīng)用，InFO-2.5D則支持HPC小芯片整合。dxqesmc

基于堆疊芯片技術(shù)的系統(tǒng)整合芯片(SoIC)現(xiàn)可被整合于整合型扇出(InFO)或CoWoS封裝中，以實(shí)現(xiàn)最終系統(tǒng)整合。dxqesmc

dxqesmc

1. CoWoS®家族dxqesmc

主要針對(duì)需要整合先進(jìn)邏輯和高帶寬存儲(chǔ)器的 HPC 應(yīng)用。目前已經(jīng)支持超過(guò) 25 個(gè)客戶的140多種CoWoS產(chǎn)品。dxqesmc

所有CoWoS解決方案的中介層面積均在增加，以便整合更多先進(jìn)芯片和高帶寬存儲(chǔ)器的堆疊，以滿足更高的性能需求。dxqesmc

臺(tái)積公司正在開(kāi)發(fā)具有高達(dá)6個(gè)光罩尺寸(約5,000 平方毫米)重布線層(RDL)中介層的CoWoS解決方案，能夠容納 12 個(gè)高帶寬存儲(chǔ)器堆疊。dxqesmc

2. InFO工藝技術(shù)dxqesmc

在行動(dòng)應(yīng)用方面，InFO PoP自2016年開(kāi)始量產(chǎn)并運(yùn)用于高端移動(dòng)設(shè)備，可以在更小的封裝規(guī)格中容納更大、更厚的系統(tǒng)級(jí)芯片(SoC)。dxqesmc

在 HPC 應(yīng)用方面，無(wú)基板的InFO_M支持高達(dá)500平方毫米的小芯片整合， 適用于對(duì)外型尺寸敏感度較高的應(yīng)用。dxqesmc

3. 3D芯片堆疊技術(shù)dxqesmc

SoIC-P采用18-25微米間距微凸塊堆疊技術(shù)，主要針對(duì)如移動(dòng)、物聯(lián)網(wǎng)等成本較為敏感的應(yīng)用。 dxqesmc

SoIC-X采用無(wú)凸塊堆疊技術(shù)，主要針對(duì)HPC應(yīng)用。其芯片對(duì)晶圓堆疊方案具有4.5至9微米的鍵合間距，已在臺(tái)積公司的N7工藝技術(shù)中量產(chǎn)，用于HPC應(yīng)用。dxqesmc

SoIC堆疊芯片可以進(jìn)一步整合到CoWoS、InFo或傳統(tǒng)倒裝芯片封裝，運(yùn)用于客戶的最終產(chǎn)品。dxqesmc

AMD成功展示了采用SoIC-X技術(shù)將N5 GPU和CPU堆疊于底層芯片，并整合在CoWoS封裝中，以滿足下一代百萬(wàn)兆級(jí)(exa-scale)運(yùn)算的需求，這也是3DFabric技術(shù)推動(dòng)HPC創(chuàng)新的代表性案例。dxqesmc

dxqesmc

為了促進(jìn)下一代HPC和移動(dòng)設(shè)計(jì)的生態(tài)系統(tǒng)合作，在去年的開(kāi)放創(chuàng)新平臺(tái)(Open Innovation Platform，OIP)論壇上，臺(tái)積電還宣布推出新的3DFabric™聯(lián)盟，這也是繼IP聯(lián)盟、電子設(shè)計(jì)自動(dòng)化(EDA)聯(lián)盟、設(shè)計(jì)中心聯(lián)盟(DCA)、云端(Cloud)聯(lián)盟和價(jià)值鏈聯(lián)盟(VCA)之后的第六個(gè)OIP聯(lián)盟，具體包括：dxqesmc

— 提供3Dblox開(kāi)放標(biāo)準(zhǔn)dxqesmc

— 實(shí)現(xiàn)存儲(chǔ)器和臺(tái)積公司邏輯工藝之間的緊密協(xié)作dxqesmc

— 將基板和測(cè)試合作伙伴導(dǎo)入生態(tài)系統(tǒng)dxqesmc

最新版本的開(kāi)放式標(biāo)準(zhǔn)設(shè)計(jì)語(yǔ)言3Dblox™ 1.5，旨在降低3D IC設(shè)計(jì)的門檻。dxqesmc

dxqesmc

特殊工藝

臺(tái)積電特殊工藝包括電源管理、射頻、CMOS影像感測(cè)等，涵蓋廣泛的應(yīng)用領(lǐng)域。據(jù)透露，從2017年到2022年，臺(tái)積電對(duì)特殊工藝技術(shù)投資的年復(fù)合增長(zhǎng)率超過(guò)40%，預(yù)計(jì)到2026年，臺(tái)積電特殊工藝產(chǎn)能提升近50%。dxqesmc

• 汽車

隨著汽車產(chǎn)業(yè)向自動(dòng)駕駛方向發(fā)展，運(yùn)算需求正在快速增加，且需要最先進(jìn)的邏輯技術(shù)。到2030年，臺(tái)積電預(yù)計(jì)90%的汽車將具備先進(jìn)駕駛輔助系統(tǒng)(ADAS)，其中L1、L2和L2+/L3將有望分別達(dá)到30%的市場(chǎng)占有率。dxqesmc

過(guò)去三年里，臺(tái)積電推出了汽車設(shè)計(jì)實(shí)現(xiàn)平臺(tái)(ADEP)，通過(guò)提供領(lǐng)先業(yè)界、Grade 1品質(zhì)認(rèn)證的N7A和N5A工藝來(lái)實(shí)現(xiàn)客戶在汽車領(lǐng)域的創(chuàng)新。作為提前啟動(dòng)產(chǎn)品設(shè)計(jì)并縮短上市時(shí)間的墊腳石，Auto Early能夠讓客戶在技術(shù)成熟前就能預(yù)先進(jìn)行汽車產(chǎn)品設(shè)計(jì)。其中，N4AE是基于N4P開(kāi)發(fā)的新技術(shù)，將允許客戶在2024 年開(kāi)始進(jìn)行試產(chǎn)；N3AE則成為N3A的堅(jiān)實(shí)基礎(chǔ)，N3A將于2025年全面通過(guò)汽車制程驗(yàn)證，并將成為全球最先進(jìn)的汽車邏輯工藝技術(shù)。dxqesmc

• 支持5G和聯(lián)網(wǎng)性的先進(jìn)射頻技術(shù)

N6RF是臺(tái)積電在2021年推出的7納米邏輯工藝技術(shù)，在速度和能源效率方面均具有同級(jí)最佳的晶體管性能?？蛻艨梢酝ㄟ^(guò)從16FFC轉(zhuǎn)換到N6RF，在半數(shù)字和半模擬的射頻SoC上實(shí)現(xiàn)49%的功耗降低，減免移動(dòng)設(shè)備在能源預(yù)算以支持其他不斷成長(zhǎng)的功能。dxqesmc

而最新的消息則是臺(tái)積電宣布推出最先進(jìn)的互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)射頻技術(shù)N4PRF，預(yù)計(jì)于 2023 年下半年發(fā)布。相較于N6RF，N4PRF邏輯密度增加77%，MOM電容密度增加了32%，在相同效能下功耗降低45%。dxqesmc

• 超低功耗

眾所周知，Vdd對(duì)實(shí)現(xiàn)對(duì)電子產(chǎn)品的節(jié)能至關(guān)重要。因此，從55ULP 0.9V Vdd，到N6e 低于0.4V的Vdd，臺(tái)積電提供廣泛的電壓操作范圍，以實(shí)現(xiàn)動(dòng)態(tài)電壓調(diào)節(jié)設(shè)計(jì)來(lái)達(dá)成最佳的功耗∕性能。相較于N22解決方案，即將推出的N6e解決方案可提供約4.9倍的邏輯密度，并可降低超過(guò)70%的功耗，為穿戴式設(shè)備提供極具吸引力的解決方案。 dxqesmc

• MCU/嵌入式非揮發(fā)性存儲(chǔ)器

目前，臺(tái)積電最先進(jìn)的eNVM技術(shù)已經(jīng)發(fā)展到了基于16/12納米的鰭式場(chǎng)效應(yīng)晶體管(FinFET)技術(shù)，令客戶能夠從FinFET晶體管架構(gòu)的優(yōu)秀性能中獲益。同時(shí)，由于傳統(tǒng)的浮閘式eNVM或ESF3技術(shù)越來(lái)越復(fù)雜，臺(tái)積電還在RRAM和MRAM等新型嵌入式存儲(chǔ)器技術(shù)上加大了投資力度。這兩種新技術(shù)都已經(jīng)取得了成果，正在22納米和40 納米上投產(chǎn)，6納米eNVM技術(shù)開(kāi)發(fā)也在計(jì)劃中。dxqesmc

RRAM方面，臺(tái)積電28納米R(shí)RAM進(jìn)展順利，具備可靠效能，適于汽車應(yīng)用。40/28/22 納米的RRAM已經(jīng)于2022年第一季開(kāi)始生產(chǎn)，下一代12納米R(shí)RAM預(yù)計(jì)在2024 年第一季就緒。dxqesmc

2020年開(kāi)始生產(chǎn)的22納米MRAM主要用于物聯(lián)網(wǎng)應(yīng)用?，F(xiàn)在，臺(tái)積電正在與客戶合作將MRAM技術(shù)用于未來(lái)的汽車應(yīng)用，并預(yù)計(jì)在2023年第二季取得Grade 1汽車等級(jí)認(rèn)證。dxqesmc

• CMOS影像感測(cè)

雖然智能手機(jī)的相機(jī)模組一直是互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)影像感測(cè)技術(shù)的主要驅(qū)動(dòng)力，但臺(tái)積電預(yù)計(jì)車用相機(jī)將推動(dòng)下一波CMOS影像感測(cè)器(CIS)的增長(zhǎng)。為此，新的感測(cè)器架構(gòu)，例如堆疊像素感測(cè)器、最小體積的全域快門感測(cè)器、基于事件的RGB 融合感測(cè)器，以及具有集成存儲(chǔ)器的AI感測(cè)器，正成為臺(tái)積電關(guān)注的重點(diǎn)。dxqesmc

• 顯示器

下一代高階OLED面板將需要更多的數(shù)字邏輯和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)內(nèi)容，以及更快的幀率，為了滿足此類需求，臺(tái)積電正在將其高壓(HV)技術(shù)導(dǎo)入到28納米的產(chǎn)品中，以實(shí)現(xiàn)更好的能源效率和更高的靜態(tài)隨機(jī)存取存儲(chǔ)密度。而獨(dú)有的µDisplay on silicon技術(shù)可以提供高達(dá)10倍的像素密度，以實(shí)現(xiàn)如AR和VR中使用的近眼顯示器所需之更高分辨率。dxqesmc

強(qiáng)大的制造能力

為了滿足客戶不斷增長(zhǎng)的需求，臺(tái)積電加快了晶圓廠拓展的腳步。從2017年到2019 年，公司平均每年進(jìn)行大約2期的晶圓廠建設(shè)工程；從2020年到2023年，臺(tái)積電晶圓廠的平均建設(shè)進(jìn)度大幅增加至每年約5期。dxqesmc

在過(guò)去兩年，臺(tái)積電總共展開(kāi)了10期的晶圓廠新建工程，包括在臺(tái)灣地區(qū)的5期晶圓廠工程與2期先進(jìn)封裝廠工程，以及全球范圍內(nèi)的3期晶圓廠工程。dxqesmc

• 臺(tái)灣地區(qū)以外，28納米及以下工藝產(chǎn)能在2024年將比2020年增加3倍。在臺(tái)灣地區(qū)，臺(tái)積公司N3制程量產(chǎn)的基地在南科18廠；此外，臺(tái)積公司正在為N2制程的新晶圓廠進(jìn)行準(zhǔn)備。
• 在中國(guó)大陸，南京廠新1期的28納米制程晶圓廠已于2022年開(kāi)始量產(chǎn)。
• 在美國(guó)，正在亞利桑那州建造2期晶圓廠。第一期已經(jīng)開(kāi)始移入設(shè)備，第二期正在興建中。
• 在日本，臺(tái)積公司正在熊本興建一座晶圓廠，以提供16納米和28納米技術(shù)。

dxqesmc

與此同時(shí)，臺(tái)積電方面表示，為了實(shí)現(xiàn)2050年凈零排放的目標(biāo)，2022年，直接溫室氣體排放量已經(jīng)較2010年降低了32%，該成果是通過(guò)降低工藝氣體消耗、替換可能造成全球暖化的氣體、安裝現(xiàn)場(chǎng)廢氣處理設(shè)備，以及提高氣體去除效率等方式實(shí)現(xiàn)的。dxqesmc

去年，臺(tái)積電在臺(tái)灣地區(qū)南部建立了第一座再生水廠，每日供水量5,000噸，時(shí)至今日，該再生水廠每日供水量達(dá)20,000噸。預(yù)計(jì)到2030年，臺(tái)積電每生產(chǎn)單位自來(lái)水消耗量將降至2020年的60%。dxqesmc

接下來(lái)，臺(tái)積電還將向著“每個(gè)工藝技術(shù)于量產(chǎn)第五年時(shí)，生產(chǎn)能源效率提高一倍”的目標(biāo)前進(jìn)。預(yù)計(jì)到2024年，N5制程技術(shù)的生產(chǎn)能源效率將比N7提高2.5倍。dxqesmc