最近Digitimes消息又說，臺積電準(zhǔn)備將CoWoS封裝技術(shù)的產(chǎn)能從每月8000片wafer，提升到今年底的11000 WPM；而到2024年底則要到20000WPM。英偉達(dá)將占據(jù)其中一半的產(chǎn)能，據(jù)說AMD也在尋求額外的CoWoS產(chǎn)能。數(shù)據(jù)中心的通用加速GPU應(yīng)當(dāng)是個(gè)中主力，包括最近熱度頗高的AMD Instinct MI300和英偉達(dá)H100。5X4esmc

前不久臺積電剛剛開啟了先進(jìn)后道Fab 6工廠（Advanced Backend Fab 6），針對前道3D堆疊SoIC技術(shù)（包括CoW和WoW）和后道3D封裝技術(shù)(InFO和CoWoS）做產(chǎn)能擴(kuò)充。這家工廠的部分能力和產(chǎn)能對于多chiplet封裝與測試很重要。5X4esmc

目前臺積電CoWoS（Chip-on-Wafer-on-Substrate）先進(jìn)封裝技術(shù)最大的客戶就是英偉達(dá)和AMD，兩者占到CoWoS產(chǎn)能的大約七八成，隨后是博通（Broadcom）大約有10%的占比；其余產(chǎn)能由大約20家fabless芯片設(shè)計(jì)企業(yè)共享。先進(jìn)封裝技術(shù)是需要特別的生產(chǎn)設(shè)備的，據(jù)說關(guān)鍵設(shè)備的交期已經(jīng)達(dá)到3-6個(gè)月，則臺積電擴(kuò)充CoWoS技術(shù)的產(chǎn)能也可能受到了一定的限制。5X4esmc

5X4esmc

去年《電子工程專輯》8月刊封面故事已經(jīng)談到過，先進(jìn)封裝技術(shù)的本質(zhì)，是緩解原本芯片制造前道（front-end）流程的瓶頸——也就是器件微縮不再那么容易；轉(zhuǎn)而借助后道（back-end）流程上的創(chuàng)新，來持續(xù)摩爾定律的輝煌。這個(gè)過程實(shí)際是某種程度發(fā)生了價(jià)值重心的變遷的。5X4esmc

原來基本由OSAT（outsourced semiconductor assembly and test companies）傳統(tǒng)封測企業(yè)做封裝的模型發(fā)生了很大變化，因?yàn)橄冗M(jìn)封裝要求復(fù)雜技術(shù)和先進(jìn)工藝，傳統(tǒng)OSAT的參與度如何是個(gè)問題。5X4esmc

而在即將發(fā)布的今年7月刊封面故事里，我們還將提到chiplet和先進(jìn)封裝技術(shù)，對于芯片設(shè)計(jì)流程和價(jià)值鏈的變革：上游IP供應(yīng)商的角色可能發(fā)生變化。這些都是新技術(shù)給行業(yè)帶來的顛覆，而且是在潛移默化中發(fā)生的。5X4esmc

借著即將與先進(jìn)封裝上游設(shè)備制造商探討相關(guān)技術(shù)與行業(yè)革新的機(jī)會，我們先來概括性地談?wù)勏冗M(jìn)封裝技術(shù)在行業(yè)中的發(fā)展情況。恰好上個(gè)月麥肯錫（McKinsy & Company）發(fā)布了一些相關(guān)先進(jìn)封裝技術(shù)的數(shù)據(jù)。這些數(shù)據(jù)將更有利于我們理解其發(fā)展階段。5X4esmc

不同封裝技術(shù)的市場價(jià)值

對于先進(jìn)封裝技術(shù)感興趣的讀者，仍然建議閱讀《電子工程專輯》去年的封面故事文章，其中對不同的先進(jìn)封裝技術(shù)做了比較詳盡的解讀。從廣義上來看，“先進(jìn)封裝”的本質(zhì)，在于以顯著更高密度的I/O來進(jìn)行封裝——具體接觸點(diǎn)間距密集到何種程度算是“先進(jìn)”，似乎并沒有明確標(biāo)準(zhǔn)。而部分狹義的“先進(jìn)封裝”定義，只在2.5D/3D封裝方案。5X4esmc

現(xiàn)在普遍的認(rèn)知是2.5D、3D封裝必然屬于先進(jìn)封裝范疇，另外技術(shù)文章里經(jīng)常提到的扇出型（Fan-out）封裝也屬于先進(jìn)封裝——我們這次參與SEMICON China的很多廠商都準(zhǔn)備躍躍欲試地聊fan-out技術(shù)。這里我們再借助麥肯錫的圖，做個(gè)簡單的解釋。5X4esmc

來源：McKinsey & Company5X4esmc

“封裝”也就是產(chǎn)品做好了以后，要包裝起來。對于芯片而言，不光是密封確保內(nèi)部die的可靠性，在die或者理解為一片硅造出來以后，要用某種方法令其與外部世界互通，包括供電、信號互聯(lián)。早年用引線鍵合（wire bonding）方案來達(dá)成內(nèi)部芯片與外部PCB的互聯(lián)，需要用到焊球、金屬線——這是一種很直觀的封裝方式。5X4esmc

麥肯錫的數(shù)據(jù)是，預(yù)計(jì)到2031年，引線鍵合市場價(jià)值會達(dá)到160億美元，從現(xiàn)在到2031年的CAGR（年復(fù)合增長率）為2.9%。5X4esmc

后來發(fā)展出了芯片倒裝（flip chip）技術(shù)，就是在die造好之后，翻個(gè)面——即原本在底下的晶體管到了上面，而原本在上的金屬互聯(lián)層在下方——通過所謂的bump凸起連接到封裝基板上。某些企業(yè)會將bump間距較小的封裝也稱作“先進(jìn)封裝”。實(shí)際上芯片倒裝也是后續(xù)諸多先進(jìn)封裝技術(shù)的基礎(chǔ)，它實(shí)現(xiàn)了更小的間距、更高的I/O密度。5X4esmc

倒裝工藝在電腦、手機(jī)的CPU、SoC等芯片上很常見。麥肯錫數(shù)據(jù)為當(dāng)前芯片倒裝市場價(jià)值在270億美元，2030年會達(dá)到450億美元。5X4esmc

此后出現(xiàn)的WLP（wafer-level packaging，或WLCSP）晶圓級封裝，顧名思義是在晶圓級（而不是在切割之后單獨(dú)的die級）就進(jìn)行電氣連接布局。WLP相比更早期倒裝方案的差異，在于die和PCB之間的substrate，換成了RDL（redistribution layer，重新分布層），可達(dá)成更小的封裝、更好的導(dǎo)熱性。5X4esmc

5X4esmc

來源：Fan, Xuejun. “Wafer level packaging (WLP): Fan-in, fan-out and three-dimensional integration.” 2010 11th International Thermal, Mechanical & Multi-Physics Simulation, and Experiments in Microelectronics and Microsystems (EuroSimE) (2010): 1-7.5X4esmc

WLP有兩種形式，fan-in和fan-out（如上圖）。麥肯錫在文章中說，fan-in的WLP封裝通常用于低端手機(jī)之類的應(yīng)用，RDL層路徑通往die中央。而在fan-out扇出型封裝方案里，RDL層的邊界超出die范圍之外，其I/O的整體路徑從die引出，到RDL層擴(kuò)散開去，RDL層擴(kuò)展到die以外的部分叫“fan-out區(qū)域”，所以叫“扇出型”。5X4esmc

典型方案如臺積電的InFO（Integrated Fan-Out）晶圓級封裝。此前JCET做過一個(gè)Fan-In和Fan-Out WLP封裝工藝流程的動(dòng)畫視頻，有興趣的可前往觀看。其實(shí)Fan-Out雖然叫WLP晶圓級封裝，但在流程上首先還是要把做好的die從wafer上切下來；但切下來的這些die還要再放到新的載體wafer上再做后續(xù)操作…具體的就不展開了。5X4esmc

麥肯錫數(shù)據(jù)，fan-out型WLP封裝市場價(jià)值大約為15億美元。汽車、移動(dòng)、網(wǎng)絡(luò)設(shè)備和HPC高性能應(yīng)用是此類高級封裝方案的常客。目前最大的WLP技術(shù)供應(yīng)商就是臺積電。5X4esmc

2.5D封裝是在此基礎(chǔ)上，將更多片的die借助某個(gè)中介（比如硅中介silicon interposer）連起來，集成到同一個(gè)封裝內(nèi)?，F(xiàn)在比較知名的2.5D封裝技術(shù)典型如采用硅中介的CoWoS-S（臺積電）；用硅橋（silicon bridge）的CoWoS-L（臺積電）和EMIB（Intel）；RDL層本身也可以作為中介層，CoWoS-R就是其中代表。5X4esmc

麥肯錫還提到下一代中介層材料的glass（玻璃？），據(jù)說可在高頻帶寬的前提下達(dá)成低成本和低功率損耗。5X4esmc

而3D堆疊自然就是將die在垂直方向疊起來，除了用microbump和TSV的堆疊方案之外，還有hybrid bonding混合鍵合，此前我們也不止一次撰文探討過了。5X4esmc

幾類市場參與者扮演的不同角色

對于領(lǐng)先的IDM和foundry廠而言，先進(jìn)封裝也成為重要的賣點(diǎn)。臺積電財(cái)報(bào)顯示，2022年年度營收中7%來自先進(jìn)封裝。雖然臺積電預(yù)期今年的先進(jìn)封裝占比仍然會在6-7%之間，未來的增長潛力還是相當(dāng)大的。5X4esmc

我們現(xiàn)在聽到先進(jìn)封裝，大約首先冒出來的名字就是臺積電、Intel、三星、日月光等。實(shí)際上這些技術(shù)的投入，也不是一朝一夕的。而其他市場參與者要追趕就顯得很困難。加上這些技術(shù)要求相當(dāng)?shù)漠a(chǎn)品經(jīng)驗(yàn)，沒有量的積累也很難起得來，就進(jìn)一步加劇了技術(shù)差距。5X4esmc

比如2.5D和3D封裝，需要掌握的技術(shù)基礎(chǔ)就是interposer中介層和hybrid bonding混合鍵合技術(shù)能力。Interposer需要對應(yīng)的材料與生產(chǎn)制造技術(shù)方法；而hybrid bonding則涵蓋CMP（化學(xué)機(jī)械平臺化）、極高的互聯(lián)精度，在設(shè)備和know-how方面都是需要積累的。此前我們采訪Intel，Intel就提到做hybrid bonding在互聯(lián)間距之外實(shí)際還牽扯到很多別的技術(shù)挑戰(zhàn)。5X4esmc

另外值得一提的是，先進(jìn)封裝的封裝設(shè)計(jì)需要在最初架構(gòu)階段就做考量——尤其如果加入chiplet，則設(shè)計(jì)不同階段的整體“左移”都對各環(huán)節(jié)參與者提出了新的要求，如此才能從整個(gè)系統(tǒng)的角度確保設(shè)計(jì)的可靠與高效。這同時(shí)意味著芯片設(shè)計(jì)客戶對相應(yīng)的先進(jìn)封裝技術(shù)供應(yīng)商有著更高的粘性。5X4esmc

麥肯錫在報(bào)告中提到，對于foundry廠而言，要獲得高價(jià)值的fabless客戶，就需要協(xié)同開發(fā)先進(jìn)封裝解決方案：在芯片架構(gòu)設(shè)計(jì)階段和最初針對設(shè)計(jì)驗(yàn)證的shuttle run時(shí)，就可能需要協(xié)同開發(fā)。麥肯錫表示，由于高性能芯片以及封裝導(dǎo)致的芯片設(shè)計(jì)復(fù)雜度提升，這樣的合作會變得越來越重要。5X4esmc

所以對于非頭部，但掌握一定先進(jìn)封裝技術(shù)的foundry廠（被麥肯錫稱作fast followers）來說，將自己擺在，從設(shè)計(jì)階段就針對先進(jìn)封裝幫助客戶生產(chǎn)產(chǎn)品的位置，會很重要。除此之外，還需要尋求design house的幫助，從IP開發(fā)到設(shè)計(jì)和制造，design house都將扮演重要角色，包括RTL設(shè)計(jì)、所需的功能高層級描述，以及邏輯測試和布局布線。還有就是要具備一站式交付能力。5X4esmc

5X4esmc

在先進(jìn)封裝技術(shù)的問題上，主要的參與者很顯然囊括有三個(gè)角色：邏輯與存儲芯片IDM、具備先進(jìn)或成熟工藝的foundry廠、OSAT。事實(shí)上，比較符合直覺的情況是：更早部署先進(jìn)封裝技術(shù)，而且已經(jīng)處在領(lǐng)跑位置的參與者（典型如臺積電、Intel，恰好對應(yīng)了前兩個(gè)角色；另外還有這里沒怎么談的是應(yīng)用3D堆疊先進(jìn)技術(shù)的存儲器制造商），必然是戰(zhàn)局里的贏家，即便初期產(chǎn)能受限，可能會成為其阻礙。5X4esmc

而更多擁有部分先進(jìn)封裝技術(shù)能力的跟隨者，也能獲得市場，只不過在高端解決方案上并不會那么容易就獲得穩(wěn)定的客源，或者全面掌控設(shè)計(jì)/制造能力。所以尋求協(xié)同合作會很重要。5X4esmc

但其實(shí)更多人關(guān)心的或許是傳統(tǒng)做后道的OSAT封測廠在此扮演什么角色，至少麥肯錫認(rèn)為，在高端的先進(jìn)封裝市場，OSAT以及技術(shù)水平處在較低級別的foundry和IDM，這些角色的發(fā)揮空間會很有限。與其直接參與競爭，不如提供對應(yīng)的低端解決方案或者尋求在某些價(jià)值鏈上做個(gè)合作者。即便個(gè)別比較領(lǐng)先的OSAT在大量投入以后能夠做fan-out扇出型封裝方案，2.5D、3D堆棧能力仍然是滯后的。5X4esmc

這其中的合作可以是，和頭部有能力做TSV、RDL光刻、hybrid bonding等核心技術(shù)的玩家合作，OSAT還是可以繼續(xù)提供中道到后道的服務(wù)和工作，如wafer薄化、bump制造等。5X4esmc

另外如本文第一部分提到的，持續(xù)到2030年，傳統(tǒng)封裝技術(shù)仍然是要做的，包括引線鍵合這種已經(jīng)存在了幾十年的技術(shù)。況且并不是什么芯片都得用先進(jìn)封裝——就像現(xiàn)在，先進(jìn)封裝的市場價(jià)值仍然沒那么高；芯片如果沒有量自然也無法承擔(dān)先進(jìn)封裝現(xiàn)如今的成本。5X4esmc

但顯然要在先進(jìn)封裝技術(shù)時(shí)代分得一杯羹是需要投入的，無論是做先進(jìn)封裝技術(shù)本身，還是將其納入企業(yè)未來的發(fā)展策略，令自身化作其中的某個(gè)環(huán)節(jié)。不過我們認(rèn)為，chiplet、異構(gòu)集成和先進(jìn)封裝的發(fā)展，未來可能呈現(xiàn)出新的市場格局；這是技術(shù)對于產(chǎn)業(yè)鏈、價(jià)值鏈的變革，未來的不確定性還很大；觀察芯片設(shè)計(jì)上游的新動(dòng)向，制定新的發(fā)展策略，對于制造和封測參與者都十分關(guān)鍵。5X4esmc

先進(jìn)封裝的未來價(jià)值

最后給張圖，是麥肯錫預(yù)測的2026年先進(jìn)封裝在不同應(yīng)用領(lǐng)域的市場價(jià)值變化。其中HPC、網(wǎng)絡(luò)通信應(yīng)用主要是來自AI芯片、邊緣計(jì)算，以及消費(fèi)電子設(shè)備中的網(wǎng)絡(luò)芯片。畢竟扇出型封裝能夠給到對應(yīng)的小尺寸和并不算高的成本。5X4esmc

5X4esmc

2.5D封裝應(yīng)用主要來自HPC應(yīng)用，以數(shù)據(jù)中心為主。其實(shí)Intel最近改變桌面CPU的系列產(chǎn)品命名，將Meteor Lake稱作“英特爾酷睿Ultra”第1代處理器，就可以看做PC行業(yè)步入2.5D/3D先進(jìn)封裝的標(biāo)志，不止是數(shù)據(jù)中心，只不過數(shù)據(jù)中心服務(wù)器芯片仍將是先進(jìn)封裝技術(shù)打頭陣的先鋒——國產(chǎn)的某些GPU、AI芯片都已經(jīng)開始應(yīng)用此類方案。5X4esmc

而3D堆疊，存儲以及各類加速計(jì)算芯片的應(yīng)用已經(jīng)進(jìn)入加速期，畢竟連民用市場的CPU都開始用3D V-Cache了，數(shù)據(jù)中心GPU上的HBM內(nèi)存，以及某些大規(guī)模AI芯片把電源相關(guān)的部分和計(jì)算die做堆疊（如Graphcore Bow）都不是新鮮事了。這是市場進(jìn)化的必然。5X4esmc

至于未來產(chǎn)業(yè)鏈的整體變遷，到2026年還可以再做觀察。在這個(gè)過程里，會有好幾類市場參與者都需要對自己的角色做重新審視與定位。5X4esmc