國(guó)家知識(shí)產(chǎn)權(quán)局信息顯示，華為技術(shù)有限公司于4月9日申請(qǐng)公布一項(xiàng)名為“存儲(chǔ)器、電子設(shè)備”的專利，公布號(hào)為CN117858494A。eyjesmc
靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)是一種基于觸發(fā)器邏輯電路的半導(dǎo)體存儲(chǔ)器。只要處于上電狀態(tài)，SRAM中寫(xiě)入的信息就不會(huì)消失，不需要刷新電路。傳統(tǒng)的硅(Si)基SRAM包括6個(gè)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)品體管。eyjesmc
在計(jì)算機(jī)存儲(chǔ)體系結(jié)構(gòu)中，SRAM的存儲(chǔ)速度較快，主要用于高速緩存，一般集成在中央處理器(CPU)中。隨著計(jì)算機(jī)性能的不斷提升，SRAM作為數(shù)據(jù)交換的重要媒介，在CPU中所占的面積越來(lái)越大，導(dǎo)致功耗、性能、面積和成本發(fā)生嚴(yán)重的退化。eyjesmc
為此，學(xué)界和業(yè)界都提出利用3D堆疊的方式，在不斷改進(jìn)芯片工藝的同時(shí)，提高芯片的面積利用率。SRAM相對(duì)于其他邏輯計(jì)算單元，是一個(gè)相對(duì)獨(dú)立的模塊，利用后道工藝或疊層工藝更容易將SRAM與邏輯器件進(jìn)行3D集成。eyjesmc
然而，對(duì)于傳統(tǒng)的硅基SRAM來(lái)說(shuō)，采用BEOL工藝或看層工藝的實(shí)現(xiàn)3D集成的難度非常大，對(duì)工藝溫度的要求也很高。雖然，氧化物半導(dǎo)體具有可堆疊和低溫工藝的優(yōu)勢(shì)，但氧化物半導(dǎo)體為單極性溝道材料，應(yīng)用于SRAM中，會(huì)使SRAM的電路設(shè)計(jì)更加復(fù)雜，導(dǎo)致SRAM內(nèi)的器件(例如晶體管)以及器件間連接走線占用的面積隨之增大。eyjesmc
專利摘要顯示，華為本次申請(qǐng)實(shí)施例提供一種存儲(chǔ)器、電子設(shè)備，涉及存儲(chǔ)器技術(shù)領(lǐng)域，用于在實(shí)現(xiàn)單極性存儲(chǔ)器的同時(shí)，提高存儲(chǔ)器的面積利用率。該存儲(chǔ)器包括第一電路結(jié)構(gòu)層、第二電路結(jié)構(gòu)層和多個(gè)互連結(jié)構(gòu)。eyjesmc
第一電路結(jié)構(gòu)層包括第一反相器。第二電路結(jié)構(gòu)層包括第二反相器。第一反相器的多個(gè)品體管和第二反相器的多個(gè)品體管極性相同。第反相器的多個(gè)品體管,及第二反相器的多個(gè)品體管均沿平行于參考面的第一方向依次排列。第一反相器的多個(gè)品體管在參考面上的正投影與第反相器的多個(gè)品體管在參考面上正投影交疊:且第一反相器和第二反相器通過(guò)多個(gè)互連結(jié)構(gòu)電連接。上述存儲(chǔ)器應(yīng)用于電子設(shè)備中，以提高電子設(shè)備的存儲(chǔ)能力。eyjesmc
責(zé)編：Elaine
