性能上，美光1β DDR5 DRAM提供速率從4800MT/s到7200MT/s的現(xiàn)有模塊密度，并采用先進(jìn)的High-KCMOS器件工藝、四相時鐘和時鐘同步技術(shù)，相比上一代產(chǎn)品，性能提升高達(dá)50%，每瓦性能提升33%。wXnesmc
美光1β DDR5 DRAM支持計算能力向更高的性能擴(kuò)展，能支持?jǐn)?shù)據(jù)中心和客戶端平臺上的人工智能（AI）訓(xùn)練和推理、生成式AI、數(shù)據(jù)分析和內(nèi)存數(shù)據(jù)庫（IMDB）等應(yīng)用。wXnesmc
此外，美光的1β技術(shù)已應(yīng)用至公司廣泛的內(nèi)存解決方案，包括采用16Gb、24Gb和32Gb DRAM裸片的DDR5 RDIMM和MCRDIMM；采用16Gb和24Gb DRAM裸片的LPDDR5X；HBM3E和GDDR7。wXnesmc
DRAM先進(jìn)制程進(jìn)展如何？wXnesmc
隨著多核CPU數(shù)量的增加，滿足下一代帶寬要求的壓力變得更大，因此需要更高的內(nèi)存技術(shù)。目前，DRAM先進(jìn)制程技術(shù)已發(fā)展至第五代，10nm級別，美光稱之為1β DRAM，三星等廠商稱之為1b DRAM。wXnesmc
去年，美光正式量產(chǎn)1β DRAM，相較上一代的1α（1-alpha）制程，美光最新的1-beta制程功耗降低約15%，位元密度提升超過35%，每顆晶粒容量可達(dá)16Gb。wXnesmc
1β是目前全球最先進(jìn)的DRAM制程節(jié)點，隨著1β量產(chǎn)出貨，美光已經(jīng)開始布局下一代技術(shù)研發(fā)。據(jù)悉，美光計劃于2025年量產(chǎn)1γ DRAM，該制程將會先在臺中有EUV的制造工廠量產(chǎn)。wXnesmc
三星方面，今年5月，三星量產(chǎn)12nm級16Gb DDR5 DRAM；9月，三星開發(fā)出基于12nm級工藝技術(shù)的32Gb DDR5 DRAM，將于今年年底開始量產(chǎn)。wXnesmc
三星計劃于2023年進(jìn)入1bnm工藝階段，芯片容量將達(dá)到 24Gb（3GB）- 32Gb（4GB），原生速度將在6.4-7.2Gbp。三星透露，將于2026年推出DDR6內(nèi)存，2027年即實現(xiàn)原生10Gbps的速度。wXnesmc
據(jù)披露，三星正在開發(fā)行業(yè)內(nèi)領(lǐng)先的11nm級DRAM芯片。李政培表示，三星正在為DRAM開發(fā)3D堆疊結(jié)構(gòu)和新材料。wXnesmc
SK海力士方面，今年1月，SK海力士將第四代10nm級（1a）DDR5服務(wù)器DRAM適用到英特爾®第四代至強(qiáng)®可擴(kuò)展處理器（4th Gen Intel® Xeon® Scalable processors），并在業(yè)界首次獲得認(rèn)證。wXnesmc
5月，SK海力士第5代10nm工藝1bnm已完成技術(shù)研發(fā)，采用“HKMG（High-K Metal Gate）”工藝，與1a DDR5 DRAM相比功耗減少了20%以上。并計劃，明年上半年將把1b工藝擴(kuò)大適用于LPDDR5T、HBM3E等高性能產(chǎn)品。wXnesmc
責(zé)編：Elaine
