12月8日,SK海力士今日宣布成功開發(fā)出DDR5多路合并陣列雙列直插內(nèi)存模組(MCR DIMM, Multiplexer Combined Ranks Dual-Inline Memory Module)*樣品,這是目前業(yè)界最快的服務(wù)器DRAM產(chǎn)品。該產(chǎn)品的最低數(shù)據(jù)傳輸速率也高達(dá)8Gbps,較之目前DDR5產(chǎn)品4.8Gbps提高了80%以上。Udtesmc
該MCR DIMM產(chǎn)品采用了全新的方法來以提高DDR5的傳輸速度。雖然普遍認(rèn)為DDR5的運(yùn)行速度取決于單個(gè)DRAM芯片的速度,但SK海力士工程師在開發(fā)該產(chǎn)品時(shí)另辟蹊徑,提高了模塊的速度而非單個(gè)DRAM芯片的速度。Udtesmc
SK海力士技術(shù)團(tuán)隊(duì)在設(shè)計(jì)產(chǎn)品時(shí),以英特爾MCR技術(shù)為基礎(chǔ),利用安裝在MCR DIMM上的數(shù)據(jù)緩沖器(data buffer)*同時(shí)運(yùn)行兩個(gè)內(nèi)存列。Udtesmc
傳統(tǒng)DRAM模塊每次只能向CPU傳輸64個(gè)字節(jié)的數(shù)據(jù),而在MCR DIMM模塊中,兩個(gè)內(nèi)存列同時(shí)運(yùn)行可向CPU傳輸128個(gè)字節(jié)的數(shù)據(jù)。每次傳輸?shù)紺PU的數(shù)據(jù)量的增加使得數(shù)據(jù)傳輸速度提高到8Gbps以上,是單個(gè)DRAM的兩倍。Udtesmc
該產(chǎn)品的成功開發(fā)得益于與英特爾、瑞薩電子的合作。三家公司在從開發(fā)到速度和性能驗(yàn)證的各個(gè)階段都進(jìn)行了緊密的合作。Udtesmc
SK海力士DRAM產(chǎn)品策劃擔(dān)當(dāng)副社長(zhǎng)柳城洙認(rèn)為這款產(chǎn)品的成功開發(fā)取決于不同技術(shù)的結(jié)合。“SK海力士的DRAM模塊設(shè)計(jì)能力與英特爾卓越的Xeon處理器、瑞薩電子的緩沖器技術(shù)融為一體。為確保MCR DIMM的穩(wěn)定運(yùn)行,模塊內(nèi)外數(shù)據(jù)緩沖器和處理器能夠順暢交互至關(guān)重要。”Udtesmc
數(shù)據(jù)緩沖器負(fù)責(zé)從中間的模塊傳輸多個(gè)信號(hào),服務(wù)器CPU則負(fù)責(zé)接受和處理來自緩沖器的信號(hào)。Udtesmc
柳副社長(zhǎng)還表示:“開發(fā)出業(yè)界速度最快的MCR DIMM充分彰顯了SK海力士DDR5技術(shù)的又一長(zhǎng)足進(jìn)步。我們將繼續(xù)尋求突破技術(shù)壁壘,鞏固在服務(wù)器DRAM市場(chǎng)的領(lǐng)導(dǎo)地位。”Udtesmc
英特爾內(nèi)存和IO技術(shù)副總裁Dimitrios Ziakas博士表示,英特爾與SK海力士在內(nèi)存創(chuàng)新、針對(duì)服務(wù)器的高性能、可擴(kuò)展的DDR5領(lǐng)域處于領(lǐng)先地位,在同一梯隊(duì)的還有其他一些主要的行業(yè)合作伙伴。“此次采用的技術(shù)源于英特爾和關(guān)鍵業(yè)界合作伙伴多年的共同研究,極大提高了英特爾Xeon處理器可提供的帶寬。我們期待該技術(shù)能夠應(yīng)用到未來的英特爾Xeon處理器上,支持業(yè)界的標(biāo)準(zhǔn)化和多世代開發(fā)。”Udtesmc
瑞薩電子副總裁兼Memory Interface部門長(zhǎng)Sameer Kuppahalli表示,“該數(shù)據(jù)緩沖器從構(gòu)思到實(shí)現(xiàn)產(chǎn)品化歷經(jīng)三年,“對(duì)于能夠攜手SK海力士和英特爾將該技術(shù)轉(zhuǎn)化為優(yōu)秀的產(chǎn)品,我們深感自豪。”Udtesmc
SK海力士預(yù)計(jì),在高性能計(jì)算對(duì)于內(nèi)存帶寬提升需求的驅(qū)動(dòng)下,MCR DIMM的市場(chǎng)將會(huì)逐步打開,公司計(jì)劃在未來量產(chǎn)該產(chǎn)品。Udtesmc
備注:Udtesmc
* DDR(Double Data Rate)是一種DRAM標(biāo)準(zhǔn),主要應(yīng)用于服務(wù)器和客戶端,目前已經(jīng)發(fā)展至第五代。MCR DIMM是一種模塊產(chǎn)品,將多個(gè)DRAM組合在一塊主板上,能夠同時(shí)運(yùn)行兩個(gè)內(nèi)存列。Udtesmc
* 內(nèi)存列(RANK):從DRAM模塊向CPU傳輸數(shù)據(jù)的基本單位。一個(gè)內(nèi)存列通??上駽PU傳送64字節(jié)(Byte)的數(shù)據(jù)。Udtesmc
* 緩沖器(Buffer):安裝在內(nèi)存模塊上的組件,用于優(yōu)化DRAM與CPU之間的信號(hào)傳輸性能。主要安裝在對(duì)性能和可靠性要求較高的服務(wù)器模塊中。Udtesmc
責(zé)編:Momoz