Rc9esmc

2021 年底，IBM Research和三星電子之間的合作產(chǎn)生了一種新型晶體管VTFET，可以幫助規(guī)避與現(xiàn)有互補金屬氧化物半導(dǎo)體 (CMOS) 相關(guān)的一些與縮放相關(guān)的限制。還可以顯著改善性能和面積縮放，與FinFET架構(gòu)相比，可能會減少多達 85% 的設(shè)備能耗。Rc9esmc

 Rc9esmc

我們采訪了IBM的Brent Anderson和Hemanth Jagannathan，他們是創(chuàng)造VTFET的兩位研究人員，以了解有關(guān)新晶體管及其制造工藝的更多信息。Rc9esmc

 Rc9esmc

Rc9esmc

半導(dǎo)體研究高級技術(shù)人員 Brent Anderson（左）和首席研究人員Hemath Jagannathan（右）Rc9esmc

 Rc9esmc

Question：最近，您參與了第一個垂直傳輸納米片場效應(yīng)晶體管 (VTFET) 的項目。是什么原因讓您的團隊開始研究VTFET？Rc9esmc

 Rc9esmc

Brent Anderson：十年前，我們已經(jīng)知道我們將面臨橫向FET的擴展挑戰(zhàn)，當(dāng)我們試圖從一個節(jié)點縮小到另一個節(jié)點時，看到了障礙。在橫向FET中，縮放柵極、隔離物、觸點時存在物理限制，這限制了40nm以上的縮放。Rc9esmc

 Rc9esmc

VTFET的動機是找到一種解決方案，使摩爾定律在這個40nm接觸柵極間距 (CGP) 之外繼續(xù)縮放。當(dāng)移動到垂直方向時，我們可以使柵極更長，源漏和間隔物更厚，從而降低電阻和電容。這樣不僅能使面積變得更小，而且還能夠獲得更高的性能。Rc9esmc

 Rc9esmc

Question：新半導(dǎo)體架構(gòu)的主要優(yōu)勢是什么？它的特點是什么？Rc9esmc

 Rc9esmc

Brent Anderson：FinFET取代了平面結(jié)構(gòu)，因為它們具有更好的柵極控制，CGP可以從大約 90nm縮小到48nm。然而，隨著我們繼續(xù)擴展CGP，我們遇到了許多問題。Rc9esmc

 Rc9esmc

而使用新架構(gòu)的納米片，我們實現(xiàn)了對鰭片厚度的更嚴格控制，這意味著我們可以進一步縮小CGP。然而，在大約40nm的柵極間距處，我們的空間不足。例如，柵極長度變得難以控制。使用VTFET，柵極完全包裹在鰭片周圍，現(xiàn)在鰭片（片材）是垂直的，我們現(xiàn)在可以制作任意長度的柵極。將柵極與源極和漏極隔離的間隔層更厚，源漏極也更厚，從而降低了電阻。Rc9esmc

 Rc9esmc

Rc9esmc

VTFET晶圓Rc9esmc

 Rc9esmc

VTFET的其他特性是與底部源漏、頂部源漏和柵極的接觸。因為有更多的空間，我們可以使觸點更大，這降低電阻值并將它們分開更遠，從而獲得更低的電容和非常好的良率?，F(xiàn)在有更多的空間分隔功能，使我們能夠擴展技術(shù)向前發(fā)展。Rc9esmc

 Rc9esmc

為了隔離橫向FET中的電路，需要插入一個虛擬隔離門，但是這個門會浪費大量空間。使用VTFET，可以改為引入隔離相鄰電路的小氧化物溝槽。這意味著更多的擴展可能性，不再需要額外的虛擬門來隔離各個電路。Rc9esmc

 Rc9esmc

Question：這種架構(gòu)與傳統(tǒng)的 FinFET 技術(shù)相比如何？Rc9esmc

 Rc9esmc

Hemath Jagannathan：在開發(fā)新的晶體管架構(gòu)時，需要更高的密度，這樣就可以在給定的區(qū)域內(nèi)安裝更多的晶體管，并獲得更高的性能和能效。當(dāng)橫向FET架構(gòu)（例如FinFET）被迫安裝在40nm CGP內(nèi)時，器件的特性將明顯下降。薄墊片、非常短的柵極長度和有限的觸點空間，所有這些挑戰(zhàn)都將對性能和功率產(chǎn)生直接影響。Rc9esmc

 Rc9esmc

使用VTFET，由于零擴散中斷 (ZDB)，能夠獲得更高的密度，可以將電路拉得更近，去除偽柵極，并減小柵極間距?？梢元毩⒄{(diào)整觸點的大小，并將頂部和底部觸點的電阻降低近一半。Rc9esmc

 Rc9esmc

Rc9esmc

電流流過的 VTFET（左）與橫向 FET（右）晶體管的比較Rc9esmc

 Rc9esmc

VTFET結(jié)構(gòu)本身具有獨立的旋鈕來調(diào)節(jié)各種參數(shù)，因此也能夠?qū)崿F(xiàn)電容減少50%。與同一制度下的 FinFET 器件相比，它的性能提高了兩倍。在性能與能源之間進行權(quán)衡的情況下，可以獲得同等性能，但功耗降低 85%。Rc9esmc

 Rc9esmc

此外，通過垂直翻轉(zhuǎn)柵極和通道，還能夠優(yōu)化間隔尺寸，以便可以擁有更大的間隔，這意味著可以承受更高的電壓，從而拓寬器件的工作范圍。Rc9esmc

 Rc9esmc

Question：您在開發(fā)晶體管時遇到了哪些主要挑戰(zhàn)？你是如何克服它們的？Rc9esmc

 Rc9esmc

Brent Anderson：轉(zhuǎn)向垂直方向會極大地改變開發(fā)過程。例如，垂直墊片的定義與橫向墊片的定義非常不同。頂部的源漏加墊片也非常新穎和不同。Rc9esmc

 Rc9esmc

我們選擇早期解決的基本特征之一是自對齊。對于零擴散中斷，使用新的自對準(zhǔn)技術(shù)引入了非常窄的溝槽。這需要不同的集成要求。Rc9esmc

 Rc9esmc

Hemath Jagannathan：VTFET 是一種革命性的器件，因為構(gòu)建它的方式不同于過去使用的任何其他方法。雖然有很多性能的改進，但它也帶來了集成的挑戰(zhàn)。Rc9esmc

 Rc9esmc

底部和頂部源漏是通過外延在不同的時間點形成的。迄今為止，所有邏輯晶體管都同時形成了源極和漏極（即它們本質(zhì)上是對稱的）。在我們的研究中，它們在本質(zhì)上是不對稱的，我們論文中介紹的設(shè)備是多年迭代和優(yōu)化的結(jié)果。Rc9esmc

 Rc9esmc

Question：我們什么時候會看到新的晶體管上市？ Rc9esmc

 Rc9esmc

Brent Anderson：FinFET是當(dāng)今市場上最先進的技術(shù)。VTFET的時間是在納米片之后，要經(jīng)過很多年才能進入市場。但是當(dāng)它啟動時，所有的基礎(chǔ)設(shè)施都將是可用，它將成為一項成功的技術(shù)。手機是最有可能推出此類產(chǎn)品的最大市場之一。Rc9esmc

 Rc9esmc

Question：您認為VTFET是擴展摩爾定律的關(guān)鍵嗎？Rc9esmc

 Rc9esmc

Hemath Jagannathan：VTFET技術(shù)顯示出更高性能、更低能耗和更高密度。VTFET為未來幾年摩爾定律縮放提供了光明的未來——以及最近在單片 3D 和芯片堆疊技術(shù)方面的創(chuàng)新。Rc9esmc

 Rc9esmc

Question：要發(fā)展VTFET的下一步是什么？Rc9esmc

 Rc9esmc

Brent Anderson：第一步是與行業(yè)分享，以獲得反饋和接受?，F(xiàn)在需要繼續(xù)開發(fā)這項技術(shù)，使其更加成熟。除了邏輯晶體管之外，還分享了其他特性的早期結(jié)果，其中進一步優(yōu)化很重要。Rc9esmc

 Rc9esmc

未來，我們還計劃發(fā)表涵蓋SRAM、邏輯電路等的設(shè)計論文。在我們準(zhǔn)備好投入生產(chǎn)之前還有很多步驟，我們也會繼續(xù)推動技術(shù)向前發(fā)展。Rc9esmc

 *聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個人觀點，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯(lián)系后臺。Rc9esmc

 Rc9esmc