本文由半導(dǎo)體產(chǎn)業(yè)縱橫編譯自福布斯SS0esmc

英特爾和AMD在本周的國(guó)際固態(tài)電路大會(huì)上討論了他們最先進(jìn)的一些芯片設(shè)計(jì)，他們強(qiáng)調(diào)了先進(jìn)封裝在他們未來(lái)的高端芯片產(chǎn)品中所扮演的角色。在這種情況下，令人印象深刻的新性能能力都來(lái)自模塊化方法，這些方法結(jié)合了在不同晶圓廠使用不同制造工藝制造的構(gòu)建塊。它說(shuō)明了芯片封裝在未來(lái)半導(dǎo)體創(chuàng)新中的巨大潛力。SS0esmc

 英特爾的Ponte Vecchio

英特爾的 Ponte Vecchio 目標(biāo)市場(chǎng)是作為內(nèi)置于大型數(shù)據(jù)中心系統(tǒng)的高性能模塊。它是一種圖形處理單元 (GPU)，專(zhuān)為人工智能、機(jī)器學(xué)習(xí)和計(jì)算機(jī)圖形學(xué)中的應(yīng)用而設(shè)計(jì)。它以連接意大利佛羅倫薩阿諾河一側(cè)的領(lǐng)主廣場(chǎng)和另一側(cè)的皮蒂宮的中世紀(jì)石橋命名。該設(shè)計(jì)的亮點(diǎn)之一是它如何連接大量專(zhuān)用小芯片，以組合成完整系統(tǒng)的集成電路構(gòu)建塊。SS0esmc

 SS0esmc

Ponte Vecchio 使用八塊“tile”，采用臺(tái)積電 (TSMC) 最先進(jìn)的 5 納米工藝制造。每個(gè) tile 有八個(gè)“Xe ”核心，而八個(gè)核心中的每一個(gè)又具有八個(gè)向量和八個(gè)專(zhuān)用矩陣引擎。SS0esmc

這些tile放置在“base tile”的頂部，通過(guò)一個(gè)巨大的交換結(jié)構(gòu)將它們連接到內(nèi)存和外部世界。該基礎(chǔ)塊采用公司的“Intel 7”工藝制造，這是該公司增強(qiáng)型 10 納米SuperFin制造工藝的新名稱(chēng)。還有一個(gè)稱(chēng)為“RAMBO”的高性能內(nèi)存系統(tǒng)，它代表隨機(jī)存取內(nèi)存，帶寬優(yōu)化，建立在使用 Intel 7 Foveros的基礎(chǔ)塊上互連技術(shù)，其中還包含許多其他構(gòu)建塊。SS0esmc

 SS0esmc

Ponte Vecchio 設(shè)計(jì)是異構(gòu)集成的一個(gè)案例研究，在一個(gè) 77.5 x 62.5 mm（約 3 x 2.5 英寸）。SS0esmc

 SS0esmc

這種設(shè)計(jì)中的工程挑戰(zhàn)很多：SS0esmc

 SS0esmc

第一是，連接所有部件。設(shè)計(jì)人員需要一種在所有不同芯片之間移動(dòng)信號(hào)的方法。在過(guò)去，這是通過(guò)印刷電路板上的電線或走線完成的，然后通過(guò)將芯片焊接到電路板上來(lái)連接芯片。但隨著信號(hào)數(shù)量和速度的增加，這在很久以前就失去了作用。如果將所有東西都放在一個(gè)芯片中，則可以在制造過(guò)程的后端將它們與金屬跡線連接起來(lái)。如果你想使用多個(gè)芯片，那就意味著你需要很多連接引腳，并且你希望連接距離很短。SS0esmc

 SS0esmc

英特爾使用兩種技術(shù)來(lái)支持這一點(diǎn)。首先是它的“嵌入式多芯片互連橋”（EMIB) 它由一小塊硅片制成，一次可以提供數(shù)百或數(shù)千個(gè)連接，第二個(gè)是它的 Foveros die-to-die 堆疊技術(shù)，首先用于其 Lakefield 移動(dòng)處理器。SS0esmc

 SS0esmc

第二，確保所有部分都同步。一旦你連接了許多不同的部分，你需要確保所有部分可以同步地相互通信。這通常意味著分配一個(gè)稱(chēng)為時(shí)鐘的時(shí)序信號(hào)，以便所有芯片都能同步工作。事實(shí)證明這并非微不足道，因?yàn)樾盘?hào)往往會(huì)出現(xiàn)偏差，并且環(huán)境非常嘈雜，大量信號(hào)會(huì)四處彈跳。例如，每個(gè)計(jì)算圖塊在 40 平方毫米的空間內(nèi)有 7000 多個(gè)連接，因此需要保持同步。SS0esmc

 SS0esmc

第三，管理熱量。每個(gè)模塊化瓷磚都需要大量電力，并且在整個(gè)表面上均勻地輸送電力，同時(shí)消除產(chǎn)生的熱量是一個(gè)巨大的挑戰(zhàn)。內(nèi)存芯片已經(jīng)堆疊了一段時(shí)間，但產(chǎn)生的熱量分布相當(dāng)均勻。處理器芯片或瓦片可能有熱點(diǎn)，具體取決于它們的使用量，并且管理 3D 芯片堆棧中的熱量并不容易。英特爾在芯片背面使用了金屬化工藝，并將這些與散熱器集成在一起，以處理Ponte Vecchio系統(tǒng)預(yù)計(jì)產(chǎn)生的600瓦功率。SS0esmc

 SS0esmc

英特爾報(bào)告的初始實(shí)驗(yàn)室結(jié)果包括超過(guò)45Teraflops的性能。正在阿貢國(guó)家實(shí)驗(yàn)室建造的 Aurora超級(jí)計(jì)算機(jī)將使用超過(guò)54000個(gè)Ponte Vecchios以及超過(guò)18000個(gè)下一代 Xeon處理器。urora的目標(biāo)峰值性能超過(guò) 2 Exaflops，是Teraflop 機(jī)器的1000 倍。早在 1990 年代中期，一臺(tái)Teraflop機(jī)器是一項(xiàng)價(jià)值1億美元的科學(xué)項(xiàng)目。SS0esmc

 SS0esmc

SS0esmc

 AMD 的 Zen 3

 SS0esmc

AMD談到了它的Zen 3基于臺(tái)積電 7 納米工藝的第二代微處理器內(nèi)核。該微處理器內(nèi)核旨在用于 AMD 的細(xì)分市場(chǎng)，從低功耗移動(dòng)設(shè)備、臺(tái)式計(jì)算機(jī)一直到其最強(qiáng)大的數(shù)據(jù)中心服務(wù)器。該策略的中心原則是將其 Zen 3 內(nèi)核與支持功能打包在單個(gè)小芯片上作為“核心復(fù)合體”，該小芯片用作模塊化構(gòu)建塊，就像英特爾的tiles一樣。因此，他們可以將八個(gè)小芯片封裝在一起用于高性能臺(tái)式機(jī)或服務(wù)器，或者將四個(gè)小芯片封裝在一起用于價(jià)值系統(tǒng)。AMD 還使用所謂的硅通孔 (TSV) 垂直堆疊芯片，這是一種將多個(gè)芯片相互連接的方式。SS0esmc

 SS0esmc

Ponte Vecchio 和 Zen 3 強(qiáng)調(diào)的關(guān)鍵是能夠混合和匹配使用不同工藝制造的芯片。就英特爾而言，這包括自行制造的部件以及臺(tái)積電最先進(jìn)的工藝。AMD 可以結(jié)合臺(tái)積電和GlobalFoundries的部件。選擇將較小的芯片鏈接在一起而不僅僅是構(gòu)建一個(gè)大芯片的優(yōu)勢(shì)是，較小的芯片將具有更好的制造良率，因此成本更低。并且可以將新的小芯片與經(jīng)過(guò)驗(yàn)證的成熟制程小芯片混合搭配，這類(lèi)成熟制程芯片可以用更為便宜的工藝制造。SS0esmc

 SS0esmc

AMD和Intel的設(shè)計(jì)都是技術(shù)上的杰作。毫無(wú)疑問(wèn)，它們代表著大量的辛勤工作和學(xué)習(xí)，代表著巨大的資源投資。但是，正如 IBM 在 1960 年代在其大型機(jī) System/360 中引入模塊化子系統(tǒng)，以及個(gè)人計(jì)算機(jī)在 1980 年代實(shí)現(xiàn)模塊化一樣，硅微系統(tǒng)的模塊化分區(qū)（以這兩種設(shè)計(jì)為例并由先進(jìn)的芯片封裝實(shí)現(xiàn)）預(yù)示著重大的技術(shù)轉(zhuǎn)變。然這里展示的許多功能仍然是大多數(shù)初創(chuàng)企業(yè)無(wú)法企及的，但我們可以想象，當(dāng)這項(xiàng)技術(shù)變得更容易獲得時(shí)，它將引發(fā)一波混合搭配的創(chuàng)新浪潮。SS0esmc

 SS0esmc

*聲明:本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn),我方轉(zhuǎn)載僅為分享與討論,不代表我方贊成或認(rèn)同,如有異議,請(qǐng)聯(lián)系后臺(tái)。SS0esmc