今年以來，半導(dǎo)體行業(yè)巨頭英特爾可謂動作頻頻。Kojesmc

3月，英特爾宣布“IDM 2.0”戰(zhàn)略，前不久公布了其制程工藝和封裝技術(shù)路線圖，而繼前幾天發(fā)布全新高性能顯卡品牌“英特爾銳炫™”之后，8月19日英特爾在其架構(gòu)日上又推出了面向CPU、GPU、IPU的多款新產(chǎn)品，包括兩款x86 CPU內(nèi)核、兩款數(shù)據(jù)中心SoC、兩款獨立GPU以及首個客戶端多核性能混合架構(gòu)。Kojesmc

Kojesmc

△Source：英特爾直播截圖Kojesmc

在這一場歷時兩個半小時、一口氣發(fā)布了多款新品的架構(gòu)日活動中，這家芯片巨頭透露了哪些重要信息？Kojesmc

一．捍衛(wèi)CPU市場地位：Alder Lake+Sapphire Rapids

首先，在自家主戰(zhàn)場CPU領(lǐng)域，英特爾推出了首個性能混合架構(gòu)Alder Lake以及下一代可擴展處理器Sapphire Rapids，以捍衛(wèi)CPU市場地位。Kojesmc

兩款新一代x86內(nèi)核Kojesmc

活動上，在介紹首個性能混合架構(gòu)Alder Lake之前，英特爾首先介紹了兩款新一代x86內(nèi)核——曾用代號“Gracemont”的能效核(E-Core)、曾用代號“Golden Cove”的性能核P-Core。Kojesmc

全新的能效核是一個高度可擴展的x86微架構(gòu)，能滿足客戶從低功耗移動應(yīng)用到多核微服務(wù)的全方位計算需求；而全新的性能核不僅是英特爾迄今為止性能最高的CPU內(nèi)核，而且在CPU架構(gòu)性能方面實現(xiàn)階梯式提升。Kojesmc

英特爾硬件線程調(diào)度器Kojesmc

擁有兩款不同類型的全新內(nèi)核，英特爾的目的是將兩者相結(jié)合。為了使性能核和能效核與操作系統(tǒng)無縫協(xié)作，英特爾開發(fā)了一種改進的調(diào)度技術(shù)，稱之為“英特爾硬件線程調(diào)度器”。Kojesmc

硬件線程調(diào)度器直接內(nèi)置于硬件中，可提供對內(nèi)核狀態(tài)和線程指令混合比的低級遙測，讓操作系統(tǒng)能夠在恰當(dāng)?shù)臅r間將合適的線程放置在合適的內(nèi)核上。Kojesmc

首個性能混合架構(gòu)Alder LakeKojesmc

搭載全新的性能核和能效核以及英特爾硬件線程調(diào)度器，英特爾推出了其下一代客戶端架構(gòu)Alder Lake。這是英特爾首個性能混合架構(gòu)，基于Intel 7制程工藝打造而成，支持最新內(nèi)存和最快I/O。由于采用了單一、高度可擴展的SoC架構(gòu)，Alder Lake架構(gòu)CPU支持從超便攜式筆記本，到發(fā)燒級，到商用臺式機的所有客戶端設(shè)備。Kojesmc

Kojesmc

△Source：英特爾直播截圖Kojesmc

英特爾表示，基于Alder Lake的產(chǎn)品將在今年開始出貨。Kojesmc

下一代可擴展處理器Sapphire RapidsKojesmc

除了客戶端，英特爾這次還發(fā)布了一款數(shù)據(jù)中心處理器Sapphire Rapids。Kojesmc

Kojesmc

△Source：英特爾直播截圖Kojesmc

Sapphire Rapids的核心是一個分區(qū)塊、模塊化的SoC架構(gòu)，在保持單晶片CPU接口優(yōu)勢的同時，具有顯著的可擴展性。Sapphire Rapids基于Intel 7制程工藝技術(shù)，采用英特爾全新的性能核微架構(gòu)和全新加速器引擎，能夠為云、數(shù)據(jù)中心、網(wǎng)絡(luò)和智能邊緣中廣泛的工作負載和部署模式提供開箱即用的性能。Kojesmc

二.大舉進軍GPU市場：Alchemist SoC+Ponte Vecchio

在主戰(zhàn)場CPU帶來新品的同時，英特爾也再次向GPU市場發(fā)起進攻，帶來了全新獨立顯卡微架構(gòu)以及全新數(shù)據(jù)中心GPU架構(gòu)。Kojesmc

Xe HPG、Alchemist SoCKojesmc

首先，英特爾帶來了一款全新的獨立顯卡微架構(gòu)Xe HPG，采用新的Xe內(nèi)核，聚焦計算、可編程、可擴展，并全面支持DirectX 12 Ultimate。Xe內(nèi)核中的全新矩陣引擎（Xe Matrix eXtensions，XMX）能夠加速AI工作負載，比如Xe SS，是一項全新升頻技術(shù)（upscaling technology），可以實現(xiàn)高性能、高保真游戲體驗。Kojesmc

基于Xe HPG的Alchemist SoC（之前代號為DG2）采用臺積電的N6制程工藝，將于2022年第一季度上市，并采用新的品牌名英特爾®銳炫™。Kojesmc

“登月挑戰(zhàn)”Ponte VecchioKojesmc

活動上，英特爾公布了Xe HPC微架構(gòu)相關(guān)信息。而基于Xe HPC微架構(gòu)的全新數(shù)據(jù)中心GPU架構(gòu)Ponte Vecchio被英特爾稱為“英特爾迄今為止最復(fù)雜的SoC”，“實現(xiàn)堪比登月難度創(chuàng)新后的一款產(chǎn)品”。Kojesmc

Kojesmc

△Source：英特爾直播截圖Kojesmc

Ponte Vecchio包含1000億個晶體管，提供業(yè)界領(lǐng)先的浮點運算和計算密度，以加速人工智能、高性能計算和高級分析工作負載?；顒由?，英特爾展示了早期的Ponte Vecchio芯片顯示出的性能，在一個流行的AI基準測試上創(chuàng)造了推理和訓(xùn)練吞吐量的行業(yè)紀錄。A0芯片已經(jīng)實現(xiàn)了超過每秒45萬億次浮點運算的FP32吞吐量，超過5 TBps的持續(xù)內(nèi)存結(jié)構(gòu)帶寬以及超過2 TBps的連接帶寬。Kojesmc

Ponte Vecchio已走下生產(chǎn)線進行上電驗證，并已開始向客戶提供限量樣品。Ponte Vecchio預(yù)計將于2022年面向HPC和AI市場發(fā)布。Kojesmc

三.探索IPU：首個ASIC IPU “Mount Evans”

在市場上DPU熱度漸起的同時，英特爾今年6月在Six Five峰會上公布了其對基礎(chǔ)設(shè)施處理器(IPU)的愿景，如今推出首款專用ASIC IPU。Kojesmc

IPU是一種可編程的網(wǎng)絡(luò)設(shè)備，旨在使云和通信服務(wù)提供商減少在中央處理器（CPU）方面的開銷，并充分釋放性能價值。Kojesmc

Mount Evans是英特爾首款專用ASIC IPU，以及全新的基于FPGA的IPU參考平臺——Oak Springs Canyon。通過基于英特爾IPU的架構(gòu)，云服務(wù)提供商（CSPs）可以通過把基礎(chǔ)設(shè)施任務(wù)從CPU轉(zhuǎn)移到IPU，從而讓數(shù)據(jù)中心收益更大化。把基礎(chǔ)設(shè)施任務(wù)轉(zhuǎn)移到IPU，能夠讓云服務(wù)提供商（CSPs）可以把所有的服務(wù)器CPU租給客戶。Kojesmc

四.英特爾架構(gòu)創(chuàng)新變革背后：先進封裝+制程工藝

不得不說，英特爾帶來的新品足以讓業(yè)界驚艷，而這些改變創(chuàng)新背后是什么在支撐與推動？Kojesmc

架構(gòu)日活動伊始，英特爾公司高級副總裁兼加速計算系統(tǒng)和圖形事業(yè)部總經(jīng)理Raja Koduri提到，“有人問，到2025年，英特爾能讓我們的工作負載處理能力有1000x（千倍級）的提升嗎？”1000x，相當(dāng)于摩爾定律的5次方，英特爾要如何在4年時間實現(xiàn)呢？Kojesmc

Kojesmc

△Source：英特爾直播截圖Kojesmc

對此，Raja Koduri指出，為了在2025年滿足1000x（千倍級）提升的需求，我們需要在每個技術(shù)領(lǐng)域?qū)崿F(xiàn)至少4倍左右的摩爾定律提升，這些領(lǐng)域包括制程工藝、封裝、內(nèi)存和互連，而架構(gòu)是將它們與軟件結(jié)合起來的“煉金術(shù)”。Kojesmc

我們從這次架構(gòu)日的Alder Lake、Sapphire Rapids、Ponte Vecchio三大重磅產(chǎn)品來看，首個性能混合架構(gòu)Alder Lake，Raja Koduri稱之為“是十多年來X86架構(gòu)的最大進展之一”，這種大小核、性能混合架構(gòu)雖不是業(yè)界首次出現(xiàn)，但隨著英特爾也開始采用并實現(xiàn)兩種不同類型內(nèi)核動態(tài)智能調(diào)度，或?qū)⒊蔀槲磥鞵C處理器架構(gòu)發(fā)展趨勢之一。Kojesmc

而在Sapphire Rapids和Ponte Vecchio兩款產(chǎn)品中，我們可以明顯看到先進封裝在當(dāng)中起到的關(guān)鍵性作用。Kojesmc

英特爾首席工程師Nevine Nassif指出，Sapphire Rapids的核心是全新的模塊化分區(qū)架構(gòu)，能夠讓平衡的至強架構(gòu)突破標準物理線的限制。Sapphire Rapids是第一款使用嵌入式多芯片互連橋接（EMIB）封裝技術(shù)的產(chǎn)品，后者是英特爾最新的55微米凸點間距芯片互連橋接技術(shù)。Kojesmc

這項封裝技術(shù)把獨立單元集成到一個封裝內(nèi)，以構(gòu)建一個單獨的邏輯處理器，其性能、功率和密度相當(dāng)于一個單晶片。因此，Sapphire Rapids既不受架構(gòu)的物理限制，也無需做艱難的妥協(xié)，就能夠增加內(nèi)核數(shù)量、緩存、內(nèi)存和I/O。Kojesmc

同樣地，在Ponte Vecchio這款產(chǎn)品中，封裝技術(shù)再次發(fā)揮了至關(guān)重要的作用。Kojesmc

英特爾Ponte Vecchio首席架構(gòu)師Masooma Bhaiwala表示，“保守地說，Ponte Vecchio是我在30年的芯片開發(fā)生涯中開發(fā)的最復(fù)雜的芯片。實際上，我甚至不確定把它稱為芯片是否準確。它是包含諸多芯片的集合。我們把這些芯片稱為‘單元’，它們通過高帶寬互連交織在一起，就像一個單晶片一樣發(fā)揮作用”。Kojesmc

Ponte Vecchio芯片由幾個以單元顯示的復(fù)雜設(shè)計構(gòu)成，包括計算單元、Rambo單元、Xe鏈路單元以及包含高速HBM內(nèi)存的基礎(chǔ)單元。它們通過EMIB單元進行組裝，而EMIB區(qū)塊則可在這些單元之間實現(xiàn)功耗較低的高速連接。這些單元利用Foveros技術(shù)封裝到一起，形成有源芯片的3D堆疊，提高功率和互連密度。高速MDFI互連則可讓堆棧從1個擴展到2個。Kojesmc

 Kojesmc

Kojesmc

△Source：英特爾直播截圖Kojesmc

對于Ponte Vecchio的制造工藝，Masooma Bhaiwala稱，“橫跨多個不同的制程技術(shù)節(jié)點，這堪稱制造奇跡。”在Ponte Vecchio這款產(chǎn)品中，似乎還印證了英特爾IDM 2.0戰(zhàn)略中整合公司內(nèi)部和外部制程節(jié)點的可行性。Kojesmc

Masooma Bhaiwala在分享研發(fā)Ponte Vecchio過程中面臨的挑戰(zhàn)時提到，計算單元一個密集的多個Xe內(nèi)核，也是Ponte Vecchio的核心，其制造采用TSMC“Node 5”制程技術(shù)。這個單元擁有極為緊湊的36微米凸點間距，以支持Foveros 3D堆疊。而基礎(chǔ)單元是Ponte Vecchio的連接器，它是一個大晶片，采用為Foveros技術(shù)優(yōu)化的Intel 7制程。Kojesmc

可見，英特爾使用其先進封裝技術(shù)將不同制程節(jié)點上混搭獨立的芯片或單元實現(xiàn)連接。據(jù)披露，英特爾將此前公布的Meteor Lake計算單元將采用英特爾的Intel 4制程技術(shù)進行生產(chǎn)，部分支持性單元將交由臺積電生產(chǎn)。Kojesmc

五、結(jié)語

芯片類別從CPU、GPU到IPU，應(yīng)用市場從PC、顯卡、數(shù)據(jù)中心到云服務(wù)，英特爾正在運用其在軟件、制造工藝、封裝、內(nèi)存等各方面技術(shù)，提供更好的產(chǎn)品組合。Kojesmc

這一場活動釋出的信號或許有不同的解讀，但對于英特爾CEO帕特·基辛格而言，他可能最想表達其在活動最后說的那一句，“英特爾回來了，新的故事才剛剛拉開序幕。”Kojesmc