“工程師需要新的互連和內(nèi)存架構(gòu)來降低下一代芯片和系統(tǒng)的成本與復雜度?！?Marvell首席執(zhí)行官Dr. Sehat Sutardja日前在舊金山舉行的國際固態(tài)電路會議(ISSCC)上發(fā)表主題演講時表示。Dr. Sutardja承諾在今年年底之前推出基于他親自參與設(shè)計的MoChi互連和高速緩存的原型芯片。
在芯片制造成本不斷上升的背景下，這項研發(fā)計劃將幫助Marvell利用它所掌控的封裝與軟件技術(shù)開發(fā)出差異化的創(chuàng)新芯片。據(jù)Dr. Sutardja預計，由于需要多圖案光刻技術(shù)，到2018年，設(shè)計一款新芯片需要的掩模組件成本將達1000萬美元， 有人甚至認為這一數(shù)字還會更高。
“掩模成本的急劇上升最終將觸碰到包括Marvell在內(nèi)的許多公司的心理底線。”他指出。
圖1：Marvell首席執(zhí)行官Dr. Sutardja給這些年有些波瀾不驚的ISSCC帶來了硅谷的新觀點。(照片來源：EE Times/Rick Merritt)
正在研發(fā)中的MoChi互連芯片是基于運行速度高達8Gbps甚至更快的ARM AXI鏈路，它可以保持很低的芯片到芯片時延。MoChi鏈路可以將多個芯片以菊花鏈的形式連在一起，并且可以實現(xiàn)緊湊型串行/解串器(micro-serdes)和低擺幅差分信令。
Marvell已經(jīng)在商討談判，將MoChi許可給一家FPGA制造商和多家日本合作伙伴。不過目前還沒有計劃使MoChi成為一項行業(yè)標準。
“我們只許可給跟我們關(guān)系密切的合作伙伴……如果我們推廣范圍太大，容易使人產(chǎn)生困惑，因為我們正在對許多方面進行改進。”Dr. Sutardja在會后接受采訪時表示。
Marvell目前對其終級高速緩存(Final-Level Cache，簡稱FLC)技術(shù)采取較為封閉的策略。FLC旨在實質(zhì)性地減少系統(tǒng)中所需DRAM主內(nèi)存的數(shù)量，轉(zhuǎn)而用小型高速DRAM緩存和固態(tài)硬盤存儲器層取而代之。
Dr. Sutardja指出，F(xiàn)LC可以將系統(tǒng)中所需的主內(nèi)存減少至原來的1/10，從而實現(xiàn)更低成本、更輕重量和更高性能的產(chǎn)品。他將該技術(shù)稱為一種虛擬化的內(nèi)存方法，該技術(shù)最初是預留出售給他的OEM客戶。
“目前FLC還是一個封閉的系統(tǒng)，在相當長一段時間內(nèi)我們不會向第三方提供許可，因為其價值要在系統(tǒng)中才能體現(xiàn)?！彼硎尽?
圖2：Marvell的FLC可以減少DRAM的數(shù)量，轉(zhuǎn)而更多地依賴固態(tài)硬盤和普通硬盤。
圖3：Marvell表示MoChi鏈路可以通過無線方式和其它外設(shè)連接移動應(yīng)用處理器。
上述兩項研發(fā)計劃項目都是Marvell首席執(zhí)行官Dr. Sutardja在過去幾年中利用周末時間推進的，他最初入行時的職位就是模擬電路工程師?，F(xiàn)在由超過100位Marvell員工組成的一個團隊正在對這些技術(shù)進行仿真測試。
本文授權(quán)編譯自EE Times，版權(quán)所有，謝絕轉(zhuǎn)載
本文下一頁：業(yè)界看好Marvell大膽創(chuàng)新和MoChi的潛力
{pagination}
業(yè)界看好Marvell大膽創(chuàng)新和MoChi的潛力
最初業(yè)界的反應(yīng)有褒有貶，許多人表示支持這一大膽的創(chuàng)新，也有人對能否成功持觀望態(tài)度。他們指出，業(yè)界已見過許多系統(tǒng)級封裝概念以及采用新存儲分層架構(gòu)的實驗系統(tǒng)。
“我不能確定MoChi是不是有別于今天我們見過的其它技術(shù)?！盠inley Group公司高級分析師Mike Demler表示。
他指出，Dr. Sutardja的PPT顯示未來智能手機處理器可以使用MoChi鏈路連接單獨的無線與外設(shè)芯片(上圖3)，就像它們今天用PCIE達到的效果一樣。Demler還提出了使用固態(tài)硬盤作為主存儲設(shè)備帶來的潛在可靠性問題，因為固態(tài)硬盤讀/寫壽命相對而言更有限。
FLC方法需要得到操作系統(tǒng)的支持才能發(fā)揮它的全部潛力，但即使是用現(xiàn)有的代碼也能獲得很大的好處，Dr. Sutardja介紹說。據(jù)透露，虛擬主內(nèi)存的想法是這位Marvell首席執(zhí)行官在盯著PC上的任務(wù)管理器屏幕時突然閃過腦海的。
“大多數(shù)進程處于空閑狀態(tài)——0%——合計起來這些空閑進程占據(jù)了大量昂貴的DRAM。我認為也許可以只用較少的DRAM緩存活動進程，把不活躍的進程留在更便宜的存儲器中。”
圖4：Dr. Sutardja表示，在未來的2.5D芯片堆疊結(jié)構(gòu)中，MoChi和FLC可以級聯(lián)起來使用。
Marvell進行的測試表明，F(xiàn)LC可以提供不錯的緩存失效率(上圖)。MoChi互連可以支持和實現(xiàn)針對發(fā)展中國家市場的100美元筆記本電腦的長期藍圖，Sutardja補充道。
本文授權(quán)編譯自EE Times，版權(quán)所有，謝絕轉(zhuǎn)載
責編：Quentin
