時(shí)鐘器件越來(lái)越廣泛地用于各類電子設(shè)備中。隨著自動(dòng)測(cè)試設(shè)備、電信及網(wǎng)絡(luò)、計(jì)算機(jī)及消費(fèi)電子產(chǎn)品復(fù)雜度及系統(tǒng)數(shù)據(jù)傳輸率/頻率的不斷提高，系統(tǒng)需要更加精確的同步信號(hào)，并要求實(shí)現(xiàn)更低的抖動(dòng)(低于1ps)。另一方面，系統(tǒng)對(duì)高性價(jià)比的電磁干擾抑制(采用擴(kuò)頻技術(shù))的要求也越來(lái)越高。因此，通過(guò)多頻率時(shí)鐘產(chǎn)生器來(lái)整合時(shí)鐘樹(shù)(晶體、PLL、緩存、I/O)，利用高性能的鎖相環(huán)來(lái)替代較高頻率應(yīng)用中的傳統(tǒng)晶振逐漸為市場(chǎng)關(guān)注。這種方法的好處在于時(shí)鐘扇出具備更高的靈活性，并且可以支持多種I/O接口。 安森美半導(dǎo)體標(biāo)準(zhǔn)產(chǎn)品部全球市場(chǎng)營(yíng)銷(xiāo)副總裁麥滿權(quán)指出，隨著系統(tǒng)的日益復(fù)雜，客戶需要半定制化時(shí)鐘和可編程時(shí)鐘來(lái)提升系統(tǒng)性能和設(shè)計(jì)靈活性。這些趨勢(shì)對(duì)時(shí)鐘產(chǎn)生技術(shù)及頻率元件提出了新的要求?！半S著市場(chǎng)應(yīng)用走向融合，硅基時(shí)鐘和晶振供應(yīng)商將進(jìn)行整合，硅基鎖相環(huán)時(shí)鐘解決方案將繼續(xù)替代傳統(tǒng)晶振以滿足更高頻率、復(fù)雜度及系統(tǒng)同步對(duì)時(shí)鐘解決方案的要求?！彼f(shuō)道。 基于PLL的PureEdge硅頻率時(shí)鐘 日前，基于其在雙極型、CMOS和0.18μm硅鍺BiCMOS工藝上先進(jìn)的鎖相環(huán)電路布局和設(shè)計(jì)專業(yè)技術(shù)，安森美推出了基于PLL的PureEdge硅頻率模塊。據(jù)介紹，安森美的時(shí)鐘樹(shù)解決方案包括時(shí)鐘產(chǎn)生和時(shí)鐘支持及分配兩大部分。前者包括高性能時(shí)鐘、時(shí)鐘模塊、靈活的CMOS可編程時(shí)鐘；后者包括時(shí)鐘分配、分立式PLL器件、時(shí)鐘支持邏輯。而此次推出的基于PLL的PureEdge硅頻率模塊NBXxxxx系列目前包括九款產(chǎn)品，具有良好的長(zhǎng)期時(shí)域抖動(dòng)性能以及10MHz頻率優(yōu)異的-163dBc/Hz元件域噪聲，可以彌補(bǔ)在整合12Hz至20MHz頻率時(shí)的0.4皮秒均方根相位抖動(dòng)，使整個(gè)系統(tǒng)時(shí)鐘樹(shù)具有更大的時(shí)序裕量。同時(shí)，這些器件還實(shí)現(xiàn)了亞皮秒抖動(dòng)質(zhì)量的時(shí)鐘，可以在多個(gè)頻率下工作。這給需要寬范圍時(shí)鐘頻率的1x/2x光纖信道、串行ATA、iSCSI、PCIe、同步光網(wǎng)絡(luò)(SONET)/同步數(shù)字體系(SDH)、以太網(wǎng)和時(shí)鐘裕量應(yīng)用帶來(lái)了更多的選擇。 安森美標(biāo)準(zhǔn)產(chǎn)品部先進(jìn)邏輯分部總監(jiān)兼總經(jīng)理Dan Huettl指出，采用PureEdge時(shí)鐘產(chǎn)生模塊可以為客戶帶來(lái)多方面的優(yōu)勢(shì)。一方面，可以替代傳統(tǒng)晶振，降低成本，增加靈活性和功能。另一方面，可以縮短傳統(tǒng)晶振的上市時(shí)間，易于獲得非標(biāo)準(zhǔn)頻率。更重要的是，混合模塊中的PLL可以在5×7×1.9mm陶瓷封裝中直接替代晶振模塊。”