鄒志雄：像采用65nm、1.00Vcc內(nèi)核這樣先進(jìn)工藝的芯片來說，如沒有通過嚴(yán)格的高低溫測(cè)試和ESD保護(hù)等措施，是不能進(jìn)入量產(chǎn)的。

從宣布65nm Virtex-5工程樣片，到提供讓用戶放心使用的量產(chǎn)芯片，賽靈思花了一年的時(shí)間。“從提供工程樣片到提供真正能進(jìn)入量產(chǎn)的芯片是一個(gè)質(zhì)的飛躍，特別是對(duì)于像采用65nm、1.00Vcc內(nèi)核這樣先進(jìn)工藝的芯片來說，更是一個(gè)巨大的跨越。因?yàn)檫@種芯片如沒有通過嚴(yán)格的高低溫測(cè)試和ESD保護(hù)等措施，在生產(chǎn)中如果被工人手拿一下，可能就沒用了。因此，從去年提供工程樣片后，這一年來我們?cè)诟叩蜏販y(cè)試、ESD保護(hù)以及開發(fā)工具、參考設(shè)計(jì)等方面都進(jìn)行了大量的工作，現(xiàn)在用戶可以完全放心地將我們的芯片用于SMT生產(chǎn)了。”賽靈思公司亞太區(qū)Virtex解決方案高級(jí)市場經(jīng)理鄒志雄說道，“由于比競爭對(duì)手領(lǐng)先一年推出65nm高端FPGA，因此我們有時(shí)間為量產(chǎn)做細(xì)致地工作。”他補(bǔ)充道。 從去年5月宣布65nm Virtex-5工程樣片至今，已有13款65nm Virtex-5器件相繼上市，日前宣布了其中的兩款LX50和LX50T可量產(chǎn)供貨，其它品種很快就可提供量產(chǎn)。Virtex-5器件中最大邏輯單元可達(dá)330,000個(gè)，I/O可達(dá)1,200個(gè)，在這種大規(guī)模的FPGA中采用65nm工藝，業(yè)界還是首次，它除了上面提到的困難外，還包括對(duì)良率的控制，因?yàn)樾酒酱?，?duì)良率的要求就越嚴(yán)格?！艾F(xiàn)在我們宣布能提供量產(chǎn)，表示我們與代工伙伴合作，對(duì)65nm工藝的良率控制有足夠的信心?！编u志雄表示。 采用65nm工藝的Virtex-5被業(yè)界認(rèn)為是FPGA領(lǐng)域的重大工藝突破。它采用了先進(jìn)的三層不同厚度的氧化層技術(shù)降低漏電和靜電、通過1.0Vcc電壓和應(yīng)變硅技術(shù)實(shí)現(xiàn)了更低的動(dòng)態(tài)功耗并提升性能、12層銅技術(shù)降低電容電壓以及鎳硅化物自動(dòng)對(duì)準(zhǔn)技術(shù)提升性能等這些首次在大規(guī)模FPGA芯片上使用的先進(jìn)工藝?！捌渲校?.0V的內(nèi)核電壓目前僅有英特爾、AMD和TI三家公司能做到，我們是唯一能做到的FPGA公司。”鄒志雄說道。他解釋，一般情況下，為了降低功耗，有些廠商的做法是將內(nèi)核電壓值下降，比如下降到0.9v，但這樣會(huì)犧牲速度，比如內(nèi)核電壓從1.1v下降到0.9v，速度將會(huì)降低17%?！岸覀儾捎昧?.0v的電壓，在降低功耗時(shí)，并沒有犧牲速度與性能?！彼Q。 以上這些工藝上的革新，加上架構(gòu)上的改進(jìn)，比如采用了經(jīng)過驗(yàn)證的ASMBL架構(gòu)和Express Fabric，內(nèi)置溫度與電壓傳感器等技術(shù)，Virtex-5與前代90nm FPGA相比，速度平均提高30%，容量增加65%，動(dòng)態(tài)功耗降低35%，靜態(tài)功耗不變，芯片面積減小了45%。對(duì)于用戶所關(guān)心的價(jià)格問題，他透露：“相比目前的90nm器件，采用65nm的Virtex-5成本可以下降20~30%?！彼忉屨f，一般由90nm工藝轉(zhuǎn)到65nm工藝，芯片面積可以減小一半，也就是硅片成本減小一半，但考慮到晶圓價(jià)格上升和封測(cè)成本的上升，總的說來，65nm工藝的Virtex比90nm工藝的器件價(jià)格可下降2~3成。“但是，我們更應(yīng)注意到性能的提升與功耗的降低，用戶無需在性能與功耗之間折衷?！彼a(bǔ)充說。 “特別需要提的是我們這13款器件中，集成千兆以太網(wǎng)MAC和PCI Express收發(fā)器的5VLXT也能規(guī)模量產(chǎn)了，這是目前其它同類產(chǎn)品無法做到的。”鄒志雄強(qiáng)調(diào)說。Virtex-5中集成的PCI Express端口已通過了PCI SIG V1.1版測(cè)試。 為了更好地保證供貨，賽靈思從兩年前開始采用了雙代工廠策略，代工伙伴除原來的UMC外，又增加了東芝?！霸?5nm工藝上，這兩家代工廠能為我們提供超過20億美元的年度FPGA產(chǎn)能支持?！编u志雄稱。此次65nm量產(chǎn)，這兩家代工廠均通過了嚴(yán)格的認(rèn)定流程和NPI(新產(chǎn)品引入)評(píng)估。NPI評(píng)估包括工藝評(píng)估(缺陷密度、線產(chǎn)量、周期以及量產(chǎn)關(guān)鍵要素等)、驗(yàn)證和特性評(píng)估、量產(chǎn)合作認(rèn)定評(píng)估(內(nèi)容部量產(chǎn)合格認(rèn)定結(jié)果和量產(chǎn)計(jì)劃)、封裝/組裝評(píng)估、最終測(cè)量產(chǎn)量和故障覆蓋評(píng)估以及物流和產(chǎn)品計(jì)劃評(píng)估等。這些評(píng)估都為順利量產(chǎn)作好了充足的準(zhǔn)備。 日立國際電氣公司已宣布采用65nm的Virtex-5 LX量產(chǎn)其KP系列工業(yè)相機(jī)。KP相機(jī)中充分利用了Virtex-5中的32位MicroBlaze軟件處理器來支持高性能的圖形處理功能，比如500萬像素、小尺寸和圖像校正功能?！肮I(yè)相機(jī)應(yīng)用廣泛，從監(jiān)控相機(jī)系統(tǒng)到工廠自動(dòng)化和測(cè)試設(shè)備、醫(yī)療、生物、材料以及綜合運(yùn)輸系統(tǒng)等都有涉及。為了滿足客戶不斷變化的多元化需求，我們必須及時(shí)向市場推出新產(chǎn)品，賽靈思的Virtex-5提供了高密度可用門資源、低功耗和小封裝，滿足了我們的要求?！比樟㈦姎鈴V播和視頻系統(tǒng)部發(fā)言人表示。 除上面的工業(yè)應(yīng)用外，Virtex-5的主要應(yīng)用領(lǐng)域還包括40G路由器、3G/3.5G基站、光通信以及數(shù)據(jù)傳輸?shù)葢?yīng)用?！霸谥袊腡D基站市場，雖然首批量產(chǎn)的TD基站中仍采用的是Virtex-4的產(chǎn)品，但下一代TD基站中就會(huì)看見Virtex-5的使用，現(xiàn)在已進(jìn)入客戶的設(shè)計(jì)流程中?！编u志雄說道。目前，Virtex-5在中國市場已贏得6個(gè)設(shè)計(jì)項(xiàng)目。 其實(shí)，面向高速邏輯、DSP、嵌入式處理和串行連接等四個(gè)領(lǐng)域優(yōu)化的Virtex-5平臺(tái)，瞄準(zhǔn)的應(yīng)用遠(yuǎn)不止以上這些，瞄準(zhǔn)的是200多億美元的ASIC和ASSP市場。該公司亞太區(qū)銷售副總裁余養(yǎng)佳說道：“隨著工藝技術(shù)不斷向65nm和45nm等更高門檻邁進(jìn)，只有那些能在眾多客戶和設(shè)計(jì)間分?jǐn)偝杀镜男酒髽I(yè)才能承擔(dān)越來越昂貴的費(fèi)用?！彼忉尩溃?5nm的芯片開模費(fèi)達(dá)到了400萬美元，而將來45nm芯片的開模費(fèi)更是高達(dá)900萬美元。相比于開模費(fèi)，對(duì)先進(jìn)工藝的研發(fā)費(fèi)用更高，比如設(shè)計(jì)出一款45nm的芯片，芯片廠商投入的研發(fā)費(fèi)用將達(dá)2-5億美元。這些巨額的投入使得ASIC廠商，甚至是ASSP廠商都無力支持。ASIC不用說，而ASSP也由于固定于某個(gè)應(yīng)用領(lǐng)域的客戶群，而不能實(shí)現(xiàn)讓更多客戶成本分?jǐn)?，這也是我們看到不少ASSP廠商日子越來越難過的原因。所以從未來發(fā)展趨勢(shì)來看，F(xiàn)PGA是能最好利用各行業(yè)、讓成千上萬客戶分擔(dān)成本的產(chǎn)業(yè)，它能按照摩爾定律一直走下去。 余養(yǎng)佳透露，賽靈思早已開始與代工伙伴一起在研發(fā)45nm的FPGA，很可能就會(huì)在下一代Virtex系列產(chǎn)品上實(shí)現(xiàn)45nm量產(chǎn)，“此外，在我們的計(jì)劃中，還在研發(fā)32nm和22nm的FPGA，預(yù)計(jì)2011年我們會(huì)推出32nm的FPGA。”余養(yǎng)佳表示。